Cadence Design Systems, Inc. ha presentado una nueva versión de su plataforma y metodología de verificación funcional líder. Tiene una amplia gama de funciones nuevas y mejoradas que duplican la productividad de la verificación de SoC en comparación con versiones anteriores. Incisive® 12.2 ofrece el doble de rendimiento, nuevos productos Incisive Debug Analyzer, nuevo modelado de bajo consumo y cientos de adiciones necesarias para realizar una verificación efectiva de la compleja propiedad intelectual (IP) actual y la funcionalidad que proporcionan los SoC. Cadence Design Systems, Inc. ha presentado una nueva versión de su plataforma y metodología de verificación funcional líder. Tiene una amplia gama de funciones nuevas y mejoradas que duplican la productividad de la verificación de SoC en comparación con versiones anteriores. Incisive® 12.2 ofrece el doble de rendimiento, nuevos productos Incisive Debug Analyzer, nuevo modelado de bajo consumo y cientos de adiciones necesarias para realizar una verificación efectiva de la compleja propiedad intelectual (IP) actual y la funcionalidad que proporcionan los SoC.
*La verificación de bloque a chip de IP incluye las siguientes mejoras: *
* El rendimiento del motor del simulador se duplicó
* Capacidades de depuración mejoradas con el analizador de depuración incisivo recientemente presentado
* Aplicación de verificación de registro automatizada que reemplaza cientos de pruebas funcionales con una sola ejecución de análisis formal
* Análisis de datos de cobertura simplificado con la nueva función Incisive Metrics Center
A nivel de SoC, Incisive 12.2 tiene capacidades mejoradas para simulaciones de larga duración, como simulaciones que incorporan diseños de baja potencia y señal mixta.
*Para la verificación de SoC, se realizan las siguientes mejoras: *
* El algoritmo mejorado de bajo consumo de energía del simulador mejora el tiempo de elaboración en 2 veces. La nueva tecnología Incisive modela con precisión el apagado y la recuperación en diseños de bajo consumo.
* Solución integrada de señal mixta centrada en lo digital que utiliza el modelo de números reales (RNM). El uso de los tipos wreal o SystemVerilog-RNM puede mejorar la velocidad de simulación en un factor de 300 o más.
* Reduzca el tiempo de prueba de horas a minutos con bloqueo rápido y cobertura alterna respaldada por la aceleración de simulación Palladium XP
“El rendimiento, la escalabilidad y la eficiencia definen nuestros conmutadores de alta densidad”, dijo Fred Homewood, director de tecnología y fundador de Gnodal Ltd, que planea implementar la versión Incisive 12.2 para el equipo en 2013. Estoy aquí. “Con estas cualidades en mente, la plataforma Incisive y el equipo de soporte decidieron aumentar significativamente las licencias de Incisive Enterprise Simulator e introducir la depuración de Incisive Enterprise Manager e Incisive SimVision. Usaremos sus capacidades de planificación de verificación automatizada para demostrar la productividad del desarrollo a nuestros clientes”.
Chi-Ping Hsu, vicepresidente senior de Silicon Realization Group de Cadence, dijo: “La validación exitosa de estos diseños es crítica y requiere la coordinación de equipos distribuidos globalmente. Incisive 12.2 es inigualable en su amplitud de tecnología y ofrece las ganancias de productividad necesarias para llevar los diseños al mercado más rápido y con mayor calidad”.
El nuevo lanzamiento de Incisive trae IP de verificación de Cadence® para la verificación de SoC, Cadence Virtual System Platform para la verificación del sistema y Palladium® XP para la aceleración, incluida la capacidad de intercambio en caliente entre la simulación basada en software y la aceleración basada en hardware.