Synopsys, Inc. anunció que United Microelectronics Corporation (UMC) seleccionó el producto de verificación física IC Validator de Synopsys para la verificación de punto de acceso de litografía en el nodo de proceso de 28 nm. UMC ha estandarizado la coincidencia de patrones de IC Validator, una tecnología patentada que permite la detección ultrarrápida de diseños limitados de fabricación, lo que puede acelerar significativamente la aprobación del diseño final. Como parte de la plataforma de implementación Galaxy™ de Synopsys, IC Validator es un complemento ideal para la solución IC Compiler™ de Synopsys para la verificación física en el diseño, lo que ayuda a los ingenieros de ubicación y ruta a evitar sorpresas en la última etapa. ser capaz de acortar el tiempo de cinta. Minimice las correcciones manuales. La coincidencia de patrones de IC Validator mejora el flujo dentro del diseño con la reparación automática de violaciones de litografía para optimizar aún más el tiempo de respuesta del diseño.Synopsys, Inc. anunció que United Microelectronics Corporation (UMC) seleccionó el producto de verificación física IC Validator de Synopsys para la verificación de punto de acceso de litografía en el nodo de proceso de 28 nm. UMC ha estandarizado la coincidencia de patrones de IC Validator, una tecnología patentada que permite la detección ultrarrápida de diseños limitados de fabricación, lo que puede acelerar significativamente la aprobación del diseño final. Como parte de la plataforma de implementación Galaxy™ de Synopsys, IC Validator es un complemento ideal para la solución IC Compiler™ de Synopsys para la verificación física en el diseño, lo que ayuda a los ingenieros de ubicación y ruta a evitar sorpresas en la última etapa. para acortar el tiempo de grabación. Minimice las correcciones manuales. La coincidencia de patrones de IC Validator mejora el flujo dentro del diseño con la reparación automática de violaciones de litografía para optimizar aún más el tiempo de respuesta del diseño.
“UMC continúa brindando los últimos recursos de soporte de diseño para ayudar a nuestros clientes a agilizar su camino hacia el éxito del silicio”, dijo SC Chien, vicepresidente de desarrollo de tecnología avanzada de UMC. “La tecnología de coincidencia de patrones de IC Validator permite a los clientes detectar rápidamente las características de diseño difíciles, lo que elimina la necesidad de simulaciones detalladas del proceso. Tener esta verificación disponible al principio del proceso de diseño reduce el riesgo a lo largo del ciclo de diseño”.
Lograr la imprimibilidad litográfica a 28 nm y menos puede imponer limitaciones significativas en el diseño físico, incluidas numerosas verificaciones de reglas de diseño complejas (DRC) y verificaciones de modelos de procesos detallados computacionalmente intensivos. IC Validator simplifica esta tarea con su innovadora y patentada tecnología de coincidencia de patrones, que mejora el DRC tradicional con un análisis 2D intuitivo basado en patrones de formas múltiples. La coincidencia de patrones permite una precisión de calidad de fundición y un rendimiento ultrarrápido para detectar puntos críticos de litografía mucho más rápido y reducir el tiempo de cinta.
La coincidencia de patrones de IC Validator amplía los beneficios de la verificación física In-Design con IC Compiler, eliminando las sorpresas en las últimas etapas y las correcciones manuales. La coincidencia de patrones permite a los diseñadores detectar puntos críticos de litografía dentro del entorno de ensamblaje con solo presionar un botón. El rápido análisis de coincidencia de patrones aprovecha toda la infraestructura de In-Design, incluidos los informes de errores intuitivos, la fusión de GDS, la clasificación de errores y más. Una vez que se detectan las infracciones, se pueden remediar automáticamente durante el enrutamiento, lo que ahorra un tiempo significativo en las tediosas y propensas correcciones manuales. La verificación física en el diseño con coincidencia de patrones ayuda a los diseñadores a alcanzar y mantener un diseño sólido antes, mejorando la calidad del diseño final y eliminando aún más la acumulación de riesgos de cronograma.
“A medida que la complejidad sigue creciendo, es fundamental tratar la capacidad de fabricación como parte de la evolución del diseño. Los programas de tapeout no dejan espacio para el análisis posterior al diseño o la aplicación manual de parches. Coincidencia de patrones. Nuestra colaboración con UMC es un paso importante hacia una mejor integración del diseño físico y verificación”, dijo Antun Domic, vicepresidente senior y gerente general del Grupo de Implementación de Synopsys. “Esta solución completamente calificada permitirá a nuestros clientes mutuos obtener una mayor visibilidad de sus requisitos de fundición y lograr cierres de cinta más rápidos”.