Altera Corporation ha anunciado varias innovaciones clave planificadas para sus productos de próxima generación de 20nm. Altera amplía la promesa de la convergencia de silicio, combinando la capacidad de programación del hardware de los FPGA con la flexibilidad del software de los procesadores y microprocesadores de señales digitales, y la eficiencia de la propiedad intelectual (IP) dura específica de la aplicación. Brindamos a nuestros clientes una plataforma de integración de sistemas. Las innovaciones arquitectónicas, de software y de procesos que Altera está realizando a 20 nm permiten el desarrollo de estructuras mejoradas de sistemas mixtos que brindan nuevos niveles de rendimiento, ancho de banda, integración y eficiencia energética.
Altera anuncia innovación en 20nm
Altera Corporation ha anunciado varias innovaciones clave planificadas para sus productos de próxima generación de 20nm. Altera amplía la promesa de la convergencia de silicio, combinando la capacidad de programación del hardware de los FPGA con la flexibilidad del software de los procesadores y microprocesadores de señales digitales, y la eficiencia de la propiedad intelectual (IP) dura específica de la aplicación. Brindamos a nuestros clientes una plataforma de integración de sistemas. Las innovaciones arquitectónicas, de software y de procesos que Altera está realizando a 20 nm permiten el desarrollo de estructuras mejoradas de sistemas mixtos que brindan nuevos niveles de rendimiento, ancho de banda, integración y eficiencia energética.
La estructura de sistema mixto de 20 nm de Altera incluye tecnología de transceptor de 40 Gbps, una arquitectura de bloque de procesamiento de señal digital (DSP) de precisión variable de última generación que ofrece más de 5 TFLOP de rendimiento de punto flotante IEEE 754 y tecnología IC 3D heterogénea Incluye integración. Integre los FPGA con una variedad de otras tecnologías, incluidos los ASIC HardCopy® personalizables por el usuario, la memoria, los ASIC de terceros y las interfaces ópticas a través de innovadoras interfaces de alta velocidad. Altera es la única empresa en la industria que puede combinar FPGA y ASIC en un solo dispositivo.
La estructura del sistema mixto de 20 nm también ofrece innovaciones continuas en la administración de energía, como el escalado de voltaje adaptativo, la tecnología de energía programable y la tecnología de procesos optimizados que Altera tiene en comparación con los dispositivos de generaciones anteriores que pueden reducir el consumo de energía del dispositivo hasta en un 60 %.
El desarrollo de sistemas heterogéneos de 20 nm se admite a través de un entorno de diseño de alto nivel con funciones completas que incluye herramientas de diseño a nivel de sistema (Qsys), herramientas de diseño basadas en C (OpenCL™) y software de desarrollo DSP (DSP Builder). Altera continúa centrándose en la productividad de los diseñadores al ampliar sus herramientas de desarrollo para ofrecer los tiempos de compilación más rápidos de la industria a 20 nm.
Bradley Howe, vicepresidente senior de investigación y desarrollo de Altera. “Nuestras innovaciones a 20 nm nos permiten ofrecer estructuras de sistemas mixtos altamente eficientes y flexibles con un nivel óptimo de circuitos dedicados utilizando la última tecnología de proceso FPGA de 20 nm. El resultado es un dispositivo que ofrece integración IC, rendimiento y ancho de banda líderes en la industria en el poder más bajo.”
Los dispositivos de próxima generación de Altera aprovechan la tecnología de proceso de 20 nm de TSMC e incluyen un alto nivel de integración del sistema, incluido un subsistema de procesador ARM® duro. Los FPGA System-on-Chip (SoC) de 20 nm ofrecen a los clientes una ruta de migración de software de 28 nm a 20 nm mientras mejoran el rendimiento del subsistema del procesador en un 50 %.
Las futuras innovaciones incluyen:
Ancho de banda en serie: transceptor de chip a chip de 40 Gbps y transceptor de backplane de 28 Gbps
Las innovaciones en la tecnología de transceptor de 20 nm de Altera permiten el ancho de banda serial más alto de la industria y permiten la migración a backplanes de 100G y sistemas de 400G. Los dispositivos de 20 nm incluyen transceptores de 28 Gbps que controlan CEI-25G-LR, backplanes Ethernet 4x25G y transceptores de 40 Gbps diseñados para interconectar módulos de chip a chip o de chip a óptico. Las innovaciones de transceptores de Altera a 20 nm sentarán las bases para el desarrollo de transceptores compatibles con CEI-56G que proporcionarán conectividad para impulsar redes ópticas 400G de próxima generación, tarjetas de línea 400G y más.
IC 3D heterogéneo con interfaz de chip a chip de alta velocidad
A 20 nm, Altera presenta una revolucionaria interfaz de chip a chip de alta velocidad que integra múltiples troqueles en un paquete 3D. Esta interfaz innovadora permite a Altera ofrecer sistemas 3D heterogéneos específicos del cliente que combinan FPGA con ASIC HardCopy personalizables por el usuario o varias tecnologías como memoria, ASIC de terceros e interfaces ópticas. Al integrar FPGA con ASIC HardCopy o ASIC de terceros, Altera puede ofrecer soluciones de dispositivo único que ofrecen una integración de sistema 10 veces mayor en comparación con otros productos de 28 nm. Los circuitos integrados 3D heterogéneos de Altera se fabrican mediante el proceso Chip-on-Wafer-on-Substrate (CoWoS) de TSMC. El dispositivo permite a los desarrolladores mejorar drásticamente la integración del sistema, el rendimiento del sistema y la diferenciación del producto al mismo tiempo que reduce la energía del sistema, el espacio de la placa y el costo.
Alto rendimiento DSP con altos TFLOPs/vatio
Altera está restableciendo el punto de referencia de la industria TFLOPs/Watt para dispositivos de 20 nm. Las mejoras realizadas en el bloque DSP de precisión variable de próxima generación ofrecen más de 5 TFLOP de rendimiento de punto flotante IEEE 754. A estos niveles, los dispositivos de 20 nm de Altera ofrecen TFLOP por vatio cinco veces más altos que los FPGA de la competencia. Los dispositivos de 20 nm de Altera combinan los beneficios de productividad de un flujo de diseño basado en OpenCL C, un subsistema de procesador duro ARM y la mayor eficiencia de silicio TFLOPs/vatio para ofrecer una plataforma informática heterogénea.