HBM2/2E, HBM3, GDDR6, LPDDR4/5, flash listo para usar.
Tecnología SmartDVha lanzado una línea de IP de diseño de controlador de memoria que se utilizan para memorias de alta velocidad como HBM2/2E, HBM3, GDDR6 y LPDDR4/5 como una opción probada y confiable de propiedad intelectual (IP) de diseño y verificación. También hemos ampliado nuestra compatibilidad con controladores de memoria Flash con la adición de controladores Serial Flash, XSPI y Octal SPI, mejorando nuestra ya extensa cartera de IP de diseño.
Deepak Kumar Tara, Director Gerente de SmartDV, dijo: “Continuar expandiendo nuestra cartera nos permite satisfacer las necesidades continuas de nuestros usuarios y fortalece nuestra reputación como una opción probada y confiable para la verificación y el diseño de propiedad intelectual”.
Los nuevos productos IP de diseño de controlador de memoria están optimizados para una baja latencia de lectura/escritura y un alto rendimiento. El bajo conteo de puertas minimiza el área, y el controlador está diseñado para funcionar en conjunto con DFI PHY y puede integrarse en diseños basados en FPGA. Además, el controlador puede admitir hasta 16 interfaces esclavas AXI con capacidades configurables de lectura/escritura sin formato.
El IP de diseño de protocolo estándar y personalizado de SmartDV permite a los usuarios llevar al mercado núcleos de IP de diseño probado de forma rápida y segura. Nuestra exclusiva tecnología basada en compilador automático permite un desarrollo rápido y una personalización bajo demanda de IP de diseño que se adhiere a las especificaciones de interfaz estándar y protocolo de comunicación para estándares nuevos o en evolución.
Este núcleo IP de diseño es una solución de diseño rápida, altamente configurable, reutilizable y plug-and-play para interfaces estándar y protocolos de comunicación utilizados en aplicaciones móviles, redes, SoC, automotriz, almacenamiento, video, memoria, militar/aviación y otras. SmartDV puede crear, personalizar o diseñar IP rápidamente según los requisitos específicos del cliente.
La IP del controlador de memoria SmartDV se entrega como una IP de diseño suave con código fuente de nivel de transferencia de registro (RTL) y un conjunto de pruebas completo que se puede implementar en su diseño ASIC, SoC o FPGA. También se proporciona una personalización rápida.
Los precios están disponibles bajo petición.
Para solicitar una hoja de datos o más información por correo electrónico, envíela a [email protected].