El AD9739A es un DAC RF de alto rendimiento de 14 bits y 2,5 GSPS capaz de sintetizar señales de banda ancha desde CC hasta 3 GHz. El AD9739A es pin a pin y funcionalmente compatible con el AD9739, excepto que no admite sincronización y está especificado para operar de 1,6 a 2,5 GSPS.
El AD9739A es un DAC RF de alto rendimiento de 14 bits y 2,5 GSPS capaz de sintetizar señales de banda ancha desde CC hasta 3 GHz. El AD9739A es pin a pin y funcionalmente compatible con el AD9739, excepto que no admite sincronización y está especificado para operar de 1,6 a 2,5 GSPS. Al eliminar el circuito de sincronización, algunos artefactos no ideales (como imágenes y impulsos de reloj discretos) permanecen en el AD9739A entre ciclos de encendido, lo que permite la calibración del sistema. La linealidad de CA y el rendimiento del ruido no cambian entre el AD9739 y el AD9739A.
La incorporación de un controlador en chip simplifica la integración del sistema. Una interfaz LVDS sincronizada con la fuente y de puerto dual simplifica la interfaz digital con la tecnología FGPA/ASIC existente. Se utiliza un controlador en el chip para administrar las variaciones de dominio del reloj externo e interno con la temperatura para garantizar una transferencia de datos confiable desde el host al núcleo DAC. Interfaz de periféricos en serie (SPI) para la lectura de la configuración del dispositivo y los registros de estado.
El AD9739A está fabricado en un proceso CMOS de 0,18 µm y funciona con suministros de 1,8 V y 3,3 V. Se suministra en una matriz de cuadrícula de bolas a escala de chip de 160 bolas para reducir los parásitos del paquete.
solicitud
- sistema de comunicación de banda ancha
- Sistema DOCSIS CMTS
- bloqueador militar
- Instrumentación y equipos de prueba automáticos
- radar, aviónica
Productos Destacados
- Capacidad para sintetizar señales de banda ancha de alta calidad con anchos de banda de hasta 1 GHz en la 1.ª o 2.ª zona de Nyquist.
- La arquitectura DAC de cuatro interruptores proporciona un excelente rendimiento de linealidad de CA al tiempo que permite el funcionamiento en modo mixto.
- La interfaz LVDS de doble tasa de datos de doble puerto admite una tasa de conversión máxima de 2500 MSPS.
- Un controlador en chip gestiona el sesgo de dominio de reloj externo e interno.
- El 33AD9739A está fabricado con un proceso CMOS y utiliza una técnica de conmutación patentada que mejora el rendimiento dinámico.
- Salida de corriente diferencial programable de 8,66 a 31,66 mA.