El 23LCV512 es una memoria de acceso aleatorio estático en serie (SRAM) SPI de 512 kbit con respaldo de batería e interfaz SDI. El dispositivo utiliza tecnología CMOS de bajo consumo con ciclos de lectura y escritura ilimitados, tiempo de escritura cero, lectura y escritura en modo secuencial y alta confiabilidad. Se accede a la memoria a través de un bus serial simple compatible con interfaz periférica en serie (SPI). Las señales de bus requeridas son una entrada de reloj (SCK) y líneas separadas de entrada de datos (SI) y salida de datos (SO). El acceso al dispositivo se controla a través de la entrada Chip Select (CS). Además, SDI (Serial Dual Interface) es compatible si la aplicación requiere velocidades de datos más altas. SRAM se puede respaldar con batería a través del pin Vbat, esencialmente haciendo que SRAM no sea volátil. Este dispositivo también admite ciclos ilimitados de lectura y escritura en el arreglo. El 23LCV512 está disponible en paquetes estándar que incluyen SOIC de 8 pines, PDIP y TSSOP avanzado de 8 pines.
característica
- Interfaz de bus compatible con SPI – Velocidad de reloj de 20 MHz – Modo SPI/SDI
- Tecnología CMOS de bajo consumo: – Corriente de lectura: 3 mA (3,6 V a 20 MHz) – Corriente en espera: hasta 4 uA. a +85°C
- Ciclos de lectura y escritura ilimitados
- cero tiempo de escritura
- Organización de 64 000 x 8 bits: páginas de 32 bytes
- Compatibilidad con SRAM respaldada por batería a través del pin Vbat: cambio automático a Vbat
- Leer y escribir en modo secuencial
- Alta fiabilidad
- Rango de temperatura soportado: -40C a +85C
- Sin plomo y compatible con RoHS, sin halógenos
- Paquetes SOIC, TSSOP y PDIP de 8 derivaciones