El XIO2001 es un puente PCI Express a PCI de función única que cumple totalmente con la especificación de puente PCI Express a PCI/PCI-X, revisión 1.0. Para el tráfico descendente, el puente admite hasta 8 transacciones registradas y 4 transacciones no registradas simultáneamente. Para el tráfico ascendente, se admiten simultáneamente hasta 6 transacciones publicadas y 4 transacciones no publicadas.
Puente de conversión de bus PCI Express a PCI XIO2001
El XIO2001 es un puente PCI Express a PCI de función única que cumple totalmente con la especificación de puente PCI Express a PCI/PCI-X, revisión 1.0. Para el tráfico descendente, el puente admite hasta 8 transacciones registradas y 4 transacciones no registradas simultáneamente. Para el tráfico ascendente, se admiten simultáneamente hasta 6 transacciones publicadas y 4 transacciones no publicadas.
La interfaz PCI Express es totalmente compatible con la especificación básica de PCI Express, revisión 2.0.
La interfaz PCI Express admite enlaces x1 que funcionan con un rendimiento de paquetes de hasta 250 MB/s en cada dirección simultáneamente. El puente también admite informes de errores avanzados, incluido el CRC extendido (ECRC), tal como se define en la especificación básica de PCI Express. Se requiere firmware o software adicional para aprovechar al máximo estas dos funciones.
Se implementa una arquitectura de tubería robusta para minimizar la latencia del sistema a través del puente. Tanto las operaciones ascendentes como las descendentes admiten el envenenamiento de paquetes cuando se detectan errores de paridad.
El bus local PCI cumple totalmente con la especificación de bus local PCI (revisión 2.3) y los modelos de programación asociados. El puente también es compatible con el modelo de programación de puente PCI a PCI estándar. La interfaz de bus PCI es de 32 bits y puede funcionar a 25 MHz, 33 MHz, 50 MHz o 66 MHz. La interfaz PCI también proporciona arbitraje justo y salida de reloj con búfer para hasta 6 dispositivos subordinados.
Las funciones de administración de energía (PM) incluyen enlace de estado activo PM, mecanismo PME, protocolo de baliza y activación, y todos los estados D PCI tradicionales. Cuando el enlace de estado activo PM está habilitado, el enlace ahorra energía automáticamente cuando está inactivo usando los estados L0s y L1. Se admiten los mensajes PM Active State NAK, PM PME y PME a ACK. Las características estándar de administración de energía del bus PCI incluyen varios modos de bajo consumo que pueden reducir aún más el consumo de energía del sistema host.
El puente tiene funciones adicionales como, entre otras, IRQ en serie con mensajes MSI, EEPROM en serie, anulación de energía, ejecución de reloj, solicitud de reloj PCI Express y bloqueo de bus PCI. Además, se proporcionan cinco entradas/salidas de propósito general (GPIO) para un mayor control y personalización del sistema.
característica
- Rendimiento completo de PCI Express x1
- Totalmente compatible con puentes PCI Express a PCI/PCI-X
- Especificación, Revisión 1.0
- Totalmente compatible con la base PCI Express
- Especificación, Revisión 2.0
- Totalmente compatible con el bus local PCI
- Especificación, Revisión 2.3
- Informe de errores avanzado de PCI Express
- Incluye soporte ECRC
- Compatibilidad con D1, D2, D3hot y D3cold
- Cuando Active State Link Power Management puede ahorrar energía
- La actividad de paquetes en el enlace PCIExpress está inactiva.
- Uso de los estados L0 y L1
- Soporte para eventos de estela y balizas
- Reenvío de errores, incluido el envenenamiento de datos PCI Express y errores de paridad de bus PCI
- Utiliza una referencia común PCI Express diferencial de 100 MHz
- Reloj o reloj de referencia de terminación única de 125 MHz
- Admite reloj de referencia de espectro ensanchado opcional
- Una sólida arquitectura de canalización que minimiza la latencia de las transacciones
- Bus local PCI completo de 66 MHz/rendimiento de 32 bits
- Compatibilidad con seis maestros de bus PCI subordinados configurables internamente
- Esquema de priorización de dos niveles
- Dos opciones de paquete: 12 mm × 12 mm y 7 mm × 7 mm
- Árbitro PCI interno que admite hasta 6 maestros PCI externos
- Generación de interrupciones con señalización avanzada de mensajes PCI Express
- Interrupción de IRQ serie
- Opción de árbitro de bus PCI externo
- Soporte de bloqueo de bus PCI
- JTAG/BS para prueba de fabricación
- Compatibilidad con PCI-Express CLKREQ
- Soporte de ejecución de reloj y anulación de energía
- Seis salidas de reloj PCI con búfer (25 MHz, 33 MHz, 50 MHz o 66 MHz)
- Interfaz de bus PCI de 3,3 V y 5,0 V (25 MHz o 33 MHz solo a 5,0 V)
- Opción de tolerancia
- El interruptor de alimentación AUX integrado consume energía VAUX solo cuando:
- apagado principal
- Cinco terminales de E/S de propósito general multifunción de 3,3 V
- Controlador de bus serie EEPROM mapeado en memoria compatible con alimentación PCI Express
- Extensión de límite/presupuesto de tarjeta adicional
- Huella compacta, 144 bolas sin plomo, ZAJ MicroStar BGA, sin plomo
- Paquete ZGU MicroStar BGA de 169 bolas y PowerPad HTQFP PNP de 128 pines