Las macros analógicas y de señal mixta ASIC cuentan con tecnología de punta con celdas estándar bien adaptadas y bajo consumo de energía. Cuenta con PLL analógicos y otros componentes analógicos, así como resistencias y condensadores para diseños analógicos.Las macros analógicas y de señal mixta ASIC cuentan con tecnología de punta con celdas estándar bien adaptadas y bajo consumo de energía. Cuenta con PLL analógicos y otros componentes analógicos, así como resistencias y condensadores para diseños analógicos.
*Resumen técnico*
Para lograr el más alto nivel de integración del sistema, Fujitsu ofrece una variedad de macros analógicas y de señal mixta para uso del cliente en combinación con matrices integradas y bibliotecas de celdas estándar. Las comunicaciones de datos, las redes, los gráficos, el audio/vídeo digital, etc. son aplicaciones que pueden aprovechar estas macros analógicas y de señal mixta. Además, se proporcionan RAM, ROM, bucle de bloqueo de fase (PLL) y otros núcleos SOC IP integrados IPWare™ de Fujitsu para permitir a los clientes implementar soluciones a nivel de sistema en un solo chip.
*Proceso CMOS de triple pocillo*
El proceso de triple pozo de Fujitsu permite colocar pozos P dentro de pozos N, lo que da como resultado tres tipos de estructuras de pozos, como se muestra arriba. Este tercer tipo de pozo ayuda a aislar el circuito dentro de él de otras secciones del chip mediante polarización inversa entre el pozo N y el sustrato P. Para diseños de señal mixta donde la inyección de ruido puede ser un problema, se puede usar un tercer tipo de estructura de pozo para separar completamente la sección analógica de la sección digital. El pozo P conectado al VSS analógico está aislado del VSS/tierra digital por un pozo N con polarización inversa, por lo que no hay una ruta resistiva entre los circuitos analógico y digital. Los pozos triples también reducen en gran medida el acoplamiento capacitivo entre VSS analógico y VSS/tierra digital. El resultado es un alto grado de aislamiento de los circuitos analógicos sensibles de las fuentes dañinas de ruido digital.
*característica*
* Tecnología de última generación de 0,25 µm, 0,18 µm, 0,13 µm, 90 nm, 65 nm, disponible en diseños de pocillo doble estándar o de pocillo triple de alto rendimiento
* Adecuado para celdas estándar y matrices integradas, incluidos productos DRAM ASIC integrados (0,2 µm)
* Convertidor A/D: 6 bits a 14 bits, 1 MSps a 550 MSps
* DAC: 8 bits a 12 bits, 1 MSps a 220 MSps
* PLL analógico y otras funciones analógicas
* Bajo consumo de energía
* Deshabilite los pines para reducir el consumo de energía y las pruebas IDDQ.
* Resistencias y capacitores de precisión para diseños analógicos