SMIC ha adoptado Cadence® Digital Tool Flow en el nuevo SMIC Reference Flow 5.1, un flujo digital RTL-GDSII completo para diseños de bajo consumo. El flujo de cadencia incorpora funciones avanzadas para ayudar a nuestros clientes mutuos a mejorar la potencia, el rendimiento y el área en sus diseños de chips de 40 nm. Las herramientas de cadencia utilizadas en este flujo son el compilador RTL, el sistema de implementación digital Encounter®, el bajo consumo Conformal® de Encounter, la extracción de QRC de cadencia, la solución de aprobación de temporización TempusTM, el sistema de alimentación de encuentro, el sistema de verificación física y el predictor de CMP de cadencia. SMIC ha adoptado Cadence® Digital Tool Flow en el nuevo SMIC Reference Flow 5.1, un flujo digital RTL-GDSII completo para diseños de bajo consumo. El flujo de cadencia incorpora funciones avanzadas para ayudar a nuestros clientes mutuos a mejorar la potencia, el rendimiento y el área en sus diseños de chips de 40 nm. Las herramientas de cadencia utilizadas en este flujo son el compilador RTL, el sistema de implementación digital Encounter®, el bajo consumo Conformal® de Encounter, la extracción de QRC de cadencia, la solución de aprobación de temporización TempusTM, el sistema de alimentación de encuentro, el sistema de verificación física y el predictor de CMP de cadencia.
El nuevo flujo de referencia 5.1 de SMIC es compatible con la tecnología de optimización concurrente de reloj de cadencia (CCOpt), una característica clave del sistema de implementación digital Cadence Encounter. En el proceso calificado, CCOpt demostró una potencia del 14 %, un área del 11 % y una mejora del rendimiento del 4 % en el proceso de 40 nm de SMIC en comparación con la síntesis de árbol de reloj tradicional.
*Otros avances incluyen soporte para:*
* Cadencia Jerárquica de Flujo Digital de Baja Potencia. Incorpora CPF 2.0, la última versión del popular formato power.
* Cadence Physical Verification System (PVS) incluye la primera plataforma DRC/LVS de 40 nm en línea de SMIC para Cadence PVS y la primera plataforma de regla de inserción ficticia PVS de 40 nm de SMIC.
* La tecnología GigaOpt proporciona optimización desde RTL hasta el núcleo GDSII.
“Hemos estado trabajando estrechamente con Cadence para garantizar que nuestros clientes mutuos puedan avanzar con confianza en la fabricación de silicio en el proceso de 40 nanómetros de SMIC utilizando las últimas herramientas digitales de Cadence”, dijo Tiansheng Tan, vicepresidente senior de SMIC Design Services. “Este nuevo flujo de referencia brinda a los clientes tecnología avanzada que puede mejorar métricas clave como el consumo de energía, el rendimiento y el área”.
“Reference Flow 5.1 de SMIC brinda a nuestros clientes una hoja de ruta clara para pasar de manera eficiente del diseño a la fabricación al tiempo que maximiza la calidad del silicio”, dijo el director de estrategia digital de Cadence y el Dr. Chi-Ping Hsu, vicepresidente sénior de Signoff Group. . “A medida que la complejidad inherente al diseño de chips continúa creciendo, Cadence continuará trabajando en estrecha colaboración con SMIC para brindar a nuestros clientes las poderosas herramientas de automatización que necesitan para tener éxito”.