Altera Corporation (Nasdaq: ALTR) anunció hoy el lanzamiento de la versión 11.0 del software Quartus® II, el software número 1 de la industria para el rendimiento y la productividad de los diseños CPLD, FPGA y HardCopy® ASIC. La versión 11.0 incluye el lanzamiento de producción de Qsys, la herramienta de integración de sistemas de última generación de Altera.
SAN JOSÉ, California, 9 de mayo de 2011—Altera Corporation (Nasdaq: ALTR) anunció hoy el lanzamiento de la versión 11.0 del software Quartus® II, el software número 1 de la industria para el rendimiento y la productividad de los diseños CPLD, FPGA y HardCopy® ASIC. anunció el lanzamiento. La versión 11.0 incluye el lanzamiento de producción de Qsys, la herramienta de integración de sistemas de próxima generación de Altera. La nueva herramienta Qsys presenta la primera interconexión basada en red en un chip (NoC) optimizada para FPGA de la industria, que brinda un rendimiento de interconexión hasta 2 veces mayor en comparación con SOPC Builder. Qsys mejora la escalabilidad del sistema para grandes diseños de FPGA y permite la compatibilidad con interfaces estándar de la industria, como Avalon de ARM® y AMBA® AXI™.
Qsys utiliza interconexiones basadas en NoC para ofrecer sistemas de mayor rendimiento en comparación con las arquitecturas tradicionales de bus y switch fabric. Para demostrar las capacidades de la interconexión de alto rendimiento en la versión 11.0, Altera proporciona un diseño de referencia de PCIe® a DDR3 construido con Qsys. Este diseño de referencia logra un rendimiento de más de 1400 MB/s entre puntos finales PCIe Gen2 x4 mapeados en memoria y memoria DDR3 externa. Este diseño utiliza una interconexión basada en NoC canalizada automáticamente para empaquetar datos para una transferencia más fácil y rápida. Este diseño de referencia demuestra cómo el núcleo PCIe IP proporcionado por Altera elimina la necesidad de desarrollar una lógica de codificación/descodificación de paquetes de capa de transacción (TLP) y simplifica la complejidad de la interfaz del protocolo PCIe, mostrando cómo ahorrar meses de tiempo de desarrollo. Los clientes pueden descargar el diseño de referencia desde la página de Qsys en el sitio web de Altera (www.altera.com/qsys).
Qsys permite a los diseñadores desarrollar grandes sistemas escalables con capacidades de flujo de diseño jerárquico. La jerarquía permite a los diseñadores dividir grandes diseños de FPGA que contienen muchos núcleos IP o componentes del sistema en subsistemas más pequeños. El flujo de diseño jerárquico de Qsys permite a los diseñadores administrar fácilmente cada subsistema mientras agregan subsistemas a su diseño con un impacto mínimo en el rendimiento del sistema.
Qsys maneja automáticamente los puentes entre múltiples estándares de interfaz para una máxima flexibilidad. Los diseñadores que aprovechan Qsys pueden desarrollar sistemas utilizando núcleos IP compatibles con Qsys basados en Avalon y, en el futuro, agregar núcleos IP con diferentes interfaces estándar de la industria sin reemplazar el núcleo IP original. Qsys es compatible con las interfaces Avalon de estándar abierto en esta versión. Las versiones futuras de Qsys admitirán interfaces estándar de la industria adicionales, como AMBA AXI de ARM.
Chris Balough, director sénior de marketing de software, integrado y procesamiento de señales digitales (DSP) de Altera, dijo: “Los clientes que utilicen Qsys verán de primera mano los beneficios de productividad que brindan las herramientas, como un rendimiento mejorado del sistema, una mayor escalabilidad del sistema y un desarrollo más rápido con núcleos PCIe IP mapeados en memoria”.
La versión 11.0 del software Quartus II proporciona una activación más rápida de la placa con mejoras en el kit de herramientas de interfaz de memoria externa y el kit de herramientas de transceptor del software. Las nuevas funciones de rendimiento y monitoreo en el kit de herramientas de interfaz de memoria externa mejoran la productividad al maximizar la eficiencia de la memoria. El kit de herramientas de transceptor mejorado proporciona una interfaz de administrador de canales mejorada y un panel de control de transceptor actualizado, lo que permite a los diseñadores optimizar sus transceptores para una mejor integridad de la señal y una activación más rápida de la placa.
Las funciones adicionales de la versión 11.0 del software Quartus II incluyen:
- Compatibilidad con nuevos dispositivos: proporciona compatibilidad con el modelo de temporización final y el archivo de configuración de FPGA para todas las FPGA Cyclone® IV GX. La versión 11.0 del software Quartus II también proporciona compatibilidad mejorada con el modo transceptor para las FPGA Stratix® V.
- Chip Planner mejorado: mejora la usabilidad al diseñar con transceptores Stratix V FPGA. Estas mejoras permiten la planificación del reloj con soporte para la asignación de PLL en todos los canales.
- Soporte de sistema operativo ampliado para DSP Builder: soporte agregado para sistemas operativos Windows y Linux de 64 bits.
Para obtener más información sobre las funciones disponibles en la versión 11.0 del software Quartus II, visite www.altera.com/q2whatsnew.
precio y disponibilidad
Las versiones de suscripción y web gratuitas del software Quartus II versión 11.0 ya están disponibles para su descarga. Qsys está disponible en el software Quartus II Subscription Edition y Web Edition. El programa de suscripción de software de Altera simplifica la adquisición del software de diseño de Altera al consolidar el producto de software y las tarifas de mantenimiento en un solo pago de suscripción anual. Los suscriptores reciben licencias completas para el software Quartus II, ModelSim-Altera Starter Edition e IP Base Suite, que incluye 14 de los núcleos IP (DSP y memoria) más populares de Altera. Una suscripción de software anual cuesta $ 2995 por una licencia de PC con bloqueo de nodo y se puede comprar en la tienda electrónica de Altera.
Acerca de Altera
Las soluciones programables de Altera permiten a las empresas de sistemas y semiconductores innovar, diferenciarse y ganar el mercado de forma rápida y rentable. Para obtener más información sobre los dispositivos FPGA, CPLD y ASIC de Altera, visite www.altera.com. Siga a Altera en Facebook, RSS y Twitter.