El puente SN65DSI83 DSI a FlatLink™ presenta una configuración de front-end de receptor MIPI® D-PHY de un solo canal con 4 carriles por canal que funcionan a 1 Gbps por carril. El ancho de banda de entrada máximo es de 4 Gbps. El puente decodifica paquetes MIPI® DSI 18 bpp RGB666 y 24 bpp RGB888 y convierte el flujo de datos de video formateado en salidas LVDS compatibles con FlatLink™ que funcionan a relojes de píxeles entre 25 MHz y 154 MHz, y emite cuatro LVDS de enlace único con carriles de datos. por enlace.El puente SN65DSI83 DSI a FlatLink™ presenta una configuración de front-end de receptor MIPI® D-PHY de un solo canal con 4 carriles por canal que funcionan a 1 Gbps por carril. El ancho de banda de entrada máximo es de 4 Gbps. El puente decodifica paquetes MIPI® DSI 18 bpp RGB666 y 24 bpp RGB888 y convierte el flujo de datos de video formateado en salidas LVDS compatibles con FlatLink™ que funcionan a relojes de píxeles entre 25 MHz y 154 MHz, y emite cuatro LVDS de enlace único con carriles de datos. por enlace.
El SN65DSI83 puede mitigar la supresión y admitir hasta WUXGA 1920 x 1200 a 60 fotogramas por segundo a 24 bpp. También apto para aplicaciones que utilizan 60 fps 1366 x 768 / 1280 x 800 a 18 bpp y 24 bpp. El almacenamiento en búfer de línea parcial se implementa para adaptarse a las discrepancias de flujo de datos entre las interfaces DSI y LVDS.
Diseñado con tecnología de interfaz compatible con la industria, el SN65DSI83 es compatible con una amplia gama de microprocesadores y está diseñado con una amplia gama de funciones de administración de energía, como salidas LVDS de oscilación baja y estados de energía ultra baja (ULPS) definidos por MIPI®. apoyo.
El SN65DSI83 está alojado en un PBGA de 5×5 mm de contorno pequeño en un paquete de paso de 0,5 mm y funciona en un rango de temperatura de -40 °C a 85 °C.
*característica*
* Implementa MIPI D-PHY versión 1.00.00 front-end de capa física y Display Serial Interface (DSI) versión 1.02.00
* Receptor DSI de un solo canal configurable a 1, 2, 3 o 4 carriles de datos D-PHY por canal, operando hasta 1 Gbps por carril
* Admite paquetes de video DSI de 18 bpp y 24 bpp en formatos RGB666 y RGB888
* La resolución máxima es de 60 fps WUXGA 1920 x 1200, 18 bpp y 24 bpp color, borrado reducido. Apto para 60 fps 1366 × 768 / 1280 × 800 a 18 bpp y 24 bpp
* Salida FlatLink para enlace único LVDS
* Admite modos de funcionamiento DSI de un solo canal a LVDS de un solo enlace
* Rango de reloj de salida LVDS de 25 MHz a 154 MHz
* El reloj de píxeles LVDS puede provenir de un reloj D-PHY continuo de ejecución libre o de un reloj de referencia externo (REFCLK).
* Fuente de alimentación VCC principal de 1,8 V
*Las funciones de bajo consumo incluyen modo de apagado, oscilación de voltaje de salida LVDS reducida, modo común y compatibilidad con MIPI® Ultra Low Power State (ULPS).
* SWAP de canal LVDS, función inversa de orden PIN LVDS para facilitar el enrutamiento de PCB
* Clasificación ESD ±2 kV (HBM)
* Empaquetado en un PBGA de 64 pines de 5×5 mm (ZQE)
* Rango de temperatura: –40°C a 85°C