Close Menu
    Facebook X (Twitter) Instagram
    Facebook YouTube LinkedIn
    Industry SurferIndustry Surfer
    Inicio - DAC cuádruple de 16 bits de modo común bajo
    Electrónica

    DAC cuádruple de 16 bits de modo común bajo

    2 Mins Read Electrónica
    Facebook Twitter Pinterest LinkedIn Tumblr Email
    DAC cuádruple de 16 bits de modo común bajo
    Share
    Facebook Twitter LinkedIn Pinterest Email

    El DAC1653Q es un convertidor de digital a analógico (DAC) de canal cuádruple de 16 bits de alta velocidad y alto rendimiento. El DAC1653Q es una versión de voltaje de modo común de baja salida de 0,25 V a 0,5 V.El DAC1653Q es un convertidor de digital a analógico (DAC) de canal cuádruple de 16 bits de alta velocidad y alto rendimiento. El dispositivo cuenta con filtros de interpolación seleccionables de 2x, 4x y 8x optimizados para transmisores de radio de banda ancha y portadoras múltiples, lo que proporciona frecuencias de muestreo de hasta 1,5 Gsps. El DAC1653Q integra una interfaz de datos de entrada en serie de alta velocidad compatible con JEDEC JESD204B que funciona a hasta 10 Gbps, lo que permite el muestreo de entrada de dos canales a hasta 750 Msps en cuatro carriles diferenciales. Ofrece muchas ventajas sobre las interfaces digitales paralelas tradicionales. El DAC1653Q integra un bucle de enganche de fase (PLL) evitable de muy bajo ruido, dos NCO integrados con frecuencia programable de 40 bits y dos moduladores digitales complejos (IQ) integrados. Consta de un modo común de baja salida de 0,25 a 0,5 V.

    *característica*
    * DAC cuádruple de 16 bits, tasa de actualización de salida típica de 1,5 Gsps (1,8 Gsps máx.)
    * Velocidad de datos de entrada de banda base de 750 Msps con interpolación x2, x4, x8
    * Carriles de entrada serie JESD204B configurables hasta 10 Gbps
    * Dispositivo JEDEC JESD204B compatible con subclase I, Xilinx LogiCORE IP
    * Es posible la sincronización de dispositivos múltiples (MDS)
    * Divisor de reloj de entrada con compensación de retraso de grupo (2, 4, 6, 8)
    * Pin de activación/desactivación de RF y silenciamiento automático de RF para protección PA
    * PLL evitable de bajo ruido integrado
    * 2 NCO incorporados con frecuencia programable de 40 bits
    * Contiene 2 moduladores digitales complejos integrados (IQ)
    * 450 mW por canal a 1,5 Gsps de consumo de energía
    * Voltaje de modo común de salida 0,5 V (típ)
    * Rendimiento típico: SFDR=85dBc, IMD3=85dBc, NSD=-164dBm/Hz
    * Xilinx LogiCORE IP JESD204

    Share. Facebook Twitter Pinterest LinkedIn Tumblr Email

    Entradas relacionadas

    ESD Alliance agrega CEMWorks a la comunidad de miembros

    Renesas Electronics anuncia el sintetizador de ondas milimétricas de banda ancha de mayor rendimiento de la industria

    Microchip amplía familia SiC para mejorar eficiencia, tamaño y fiabilidad.

    Entradas recientes
    ¿Qué es el campo magnético y cómo funciona?
    circuito capacitivo de ca
    circuito inductivo ca
    ¿Cómo probar un diodo? Uso de multímetros analógicos y digitales (DMM)
    Noticias industrial
    ¿Qué es el campo magnético y cómo funciona?
    circuito capacitivo de ca
    circuito inductivo ca
    ¿Cómo probar un diodo? Uso de multímetros analógicos y digitales (DMM)
    Facebook YouTube LinkedIn
    © 2025 Hecho con ♥ desde México

    Type above and press Enter to search. Press Esc to cancel.

    Ir a la versión móvil