Los controladores de memoria dinámica (DMC) CoreLink™ están diseñados para funcionar de manera eficiente con CPU ARM, procesadores de medios e IP del sistema. Ofrecen algoritmos de programación y arbitraje altamente optimizados para aprovechar al máximo el ancho de banda DRAM disponible. Al mismo tiempo, administra los requisitos de latencia del iniciador a través de controles de calidad de servicio (QoS) dentro del sistema.Los controladores de memoria dinámica (DMC) CoreLink™ están diseñados para funcionar de manera eficiente con CPU ARM, procesadores de medios e IP del sistema. Ofrecen algoritmos de programación y arbitraje altamente optimizados para aprovechar al máximo el ancho de banda DRAM disponible. Al mismo tiempo, administra los requisitos de latencia del iniciador a través de controles de calidad de servicio (QoS) dentro del sistema.
La familia de controladores DMC-34X y PL24X se ha desarrollado para proporcionar una compatibilidad óptima con las soluciones de interconexión de red y ofrecer el rendimiento que exigen los procesadores Cortex-A, Cortex-R y Mali.
*característica*
* Configurable a través de AMBA Designer: Optimice el controlador para una amplia gama de aplicaciones, requisitos del sistema y minimice el área.
* Calidad de servicio: Priorice las solicitudes de maestros sensibles a la latencia.
* Solicitud de arbitraje: ordena las solicitudes de memoria para maximizar el uso del ancho de banda del bus de memoria disponible.
* Interfaz nativa AXI: el soporte nativo para AMBA AXI permite el empaquetado/desempaquetado de datos. Escrituras fuera de servicio y terminación de ráfagas para una gestión de datos eficiente.
* Administración de energía: administre los modos de energía del controlador y la DRAM para minimizar el consumo de energía.
* Precarga automática y ruta rápida activa: la precarga automática permite la compatibilidad con la creación de bandas de datos. Las rutas rápidas activas minimizan los retrasos fijos.
* ECC: Corrección de errores incorporada para aplicaciones sensibles a errores.
* DFI: soporte de interfaz DDR PHY estandarizada para una fácil integración con PHY compatibles disponibles en la división PIPD de ARM.