El SAF1761 es un controlador On-The-Go (OTG) de bus serie universal (USB) de alta velocidad que incorpora controladores periféricos y host esclavos avanzados de NXP, compatible con USB Rev. 2.0 para transferencia de datos de alta velocidad Cumple con las especificaciones. , velocidad máxima y velocidad baja. El núcleo de la interfaz de controlador de host mejorada (EHCI) aplicado al controlador de host cumple con la Especificación de interfaz de controlador de host mejorada de bus serie universal Rev. 1.0. El controlador On-The-Go está adaptado del suplemento On-The-Go de la especificación USB Rev. 1.3.
El SAF1761 tiene 3 puertos USB. El puerto 1 se puede configurar para funcionar como un puerto de bajada, un puerto de subida o un puerto OTG. Los puertos 2 y 3 siempre se configuran como puertos de bajada. El puerto OTG puede cambiar su función de host a periférico y de periférico a host. Un puerto OTG puede convertirse en host a través del Protocolo de negociación de host (HNP) como se especifica en el Suplemento OTG.
*característica*
- Automoción calificada según AEC-Q100
- Cumple con la especificación de bus serie universal Rev. 2.0.Admite transferencias de datos a alta velocidad (480 Mbit/s), velocidad completa (12 Mbit/s) y baja velocidad (1,5 Mbit/s)
- Traductor de transacciones integrado (TT) para admitir periféricos USB originales (velocidad completa y baja velocidad)
- 3 puertos USB que admiten 3 modos de funcionamiento
- Admite el protocolo de negociación de host OTG (HNP) y el protocolo de solicitud de sesión (SRP)
- Soporte multitarea con segmentación virtual (hasta 4 bancos)
- Controlador de memoria de alta velocidad (latencia variable e interfaz externa SRAM)
- Arquitectura de memoria directamente direccionable
- Interfaz de procesador genérica para la mayoría de las CPU, incluidos Hitachi SH-3 y SH-4, NXP XA, Intel StrongARM, NEC y Toshiba MIPS, Freescale DragonBall y PowerPC procesadores de computadora con conjunto de instrucciones reducido (RISC)
- Bus de datos de memoria externa configurable de 32 bits y 16 bits
- Admite E/S programadas (PIO) y acceso directo a memoria (DMA)
- Implementa DMA esclavo en la interfaz de la CPU para descargar la CPU del sistema host.
- Líneas IRQ, DREQ y DACK separadas para controladores host y periféricos
- FIFO multiconfiguración integrado
- El método de doble almacenamiento en búfer aumenta el rendimiento y facilita la transferencia de datos en tiempo real.
- Bucle de sincronización de fase integrado (PLL) con cristal externo de 12 MHz para interferencia electromagnética baja (EMI)
- E/S tolerante (1,65 V a 3,3 V) para interfaz de CPU de bajo voltaje
- Entrada de alimentación externa de 3,3 V a 5,0 V
- Regulador de voltaje integrado de 5,0 V a 1,8 V o de 3,3 V a 1,8 V (1,8 V interno para núcleo de baja potencia)
- Restablecimiento de encendido interno o restablecimiento de bajo voltaje y restablecimiento de software de solo bloque