Los ADS424x/422x son versiones de menor velocidad de la familia ADS42xx de ultra bajo consumo de convertidores de analógico a digital (ADC) de dos canales y 14 bits/12 bits. Utiliza técnicas de diseño innovadoras para lograr un consumo de energía extremadamente bajo a partir de una fuente de 1,8 V y al mismo tiempo lograr un alto rendimiento dinámico. Esta topología hace que el ADS424x/422x sea ideal para aplicaciones de comunicaciones de gran ancho de banda y multiportadora.
Los ADS424x/422x son versiones de menor velocidad de la familia ADS42xx de ultra bajo consumo de convertidores de analógico a digital (ADC) de dos canales y 14 bits/12 bits. Utiliza técnicas de diseño innovadoras para lograr un consumo de energía extremadamente bajo a partir de una fuente de 1,8 V y al mismo tiempo lograr un alto rendimiento dinámico. Esta topología hace que el ADS424x/422x sea ideal para aplicaciones de comunicación de alto ancho de banda y multiportadora.
El ADS424x/422x tiene opciones de ganancia que se pueden usar para mejorar el rendimiento de SFDR en rangos de entrada de escala completa más bajos. Estos dispositivos incluyen un bucle de corrección de compensación de CC que se puede usar para cancelar las compensaciones de ADC. Las interfaces de salida digital DDR (Double Data Rate) LVDS y CMOS paralelo están disponibles en un paquete compacto QFN-64 PowerPAD™.
El dispositivo incluye una referencia interna, eliminando los condensadores de desacoplamiento asociados con los pines de referencia tradicionales. Todos los dispositivos se especifican en el rango de temperatura industrial (-40 °C a +85 °C).
característica
- Suministro único de 1,8 V, potencia ultrabaja con salida CMOS:
- Potencia total de 183 mW a 65 MSPS
- Potencia total de 277 mW a 125 MSPS
- Potencia total de 332 mW a 160 MSPS
- Alto rendimiento dinámico:
- SFDR de 88 dBc a 170 MHz
- 71.4dBFS SNR a 170MHz
- Diafonía: >90dB (185MHz)
- Ganancia programable de hasta 6dB para compensación SNR/SFDR
- Corrección de compensación de CC
- Opciones de interfaz de salida:
- Interfaz CMOS paralela de 1,8 V
- Velocidad de datos doble (DDR) LVDS con oscilación programable:
- Columpio estándar: 350mV
- Columpio bajo: 200mV
- Admite amplitudes de reloj de entrada bajas de hasta 200 mVPP
- Paquete: QFN-64 (9 mm x 9 mm)
solicitud
- infraestructura de comunicación inalámbrica
- radio definida por software
- Linealización del amplificador de potencia