descripción general
Tengo una aplicación donde una fuente de datos necesita enviar datos LVDS a dos destinos. Un ejemplo de esto es una sola fuente de video que envía datos a dos paneles LCD, como los que se encuentran en los sistemas de entretenimiento del asiento trasero de los automóviles. Tradicionalmente, los enlaces SERDES han sido punto a punto, con un solo transmisor que envía datos en serie a un solo receptor a través de un cable o placa de circuito. Si su sistema necesita enviar los mismos datos a dos destinos, necesitará dos enlaces completos (4 chips SERDES y dos cables). Un ejemplo de esto se muestra en la Figura 1. Las pantallas se muestran cerca una de la otra con fines ilustrativos, pero pueden estar a un metro o más de distancia en la aplicación final.
el propósito
Sugiera una técnica para que el diseñador del sistema divida el cable LVDS de modo que un transmisor ISL76341 o ISL76321 pueda controlar dos receptores. Esto elimina un chip SERDES de la lista de materiales y reduce la longitud total del cable en el sistema. Mantener un entorno de impedancia diferencial de 100 Ω en toda la ruta de datos es esencial para eliminar los reflejos y mantener el voltaje de modo común. Siempre que sea un sustrato estándar para la reducción de costos, es necesario hacer uso de la tecnología de diseño.
diseño del divisor
Para lograr este objetivo, se debe agregar una placa al sistema para dividir la señal LVDS en dos señales idénticas. Espero alguna pérdida de señal, pero me gustaría mantenerla al mínimo. Se debe mantener la integridad de la señal para evitar el aumento de EMI. En la Figura 2 se muestra un esquema de la placa divisora.
La impedancia de cada transmisor y receptor es de 100 Ω. El análisis de la rama superior comienza con sus 100Ω. Sumar R3 y R4 hace que la impedancia de esa rama sea de 133Ω. La impedancia de las dos ramas del receptor en paralelo es de 66,5 Ω. Finalmente, agregue 33 Ω de las dos resistencias en serie R1 y R2 de la rama de transmisión para un total de 99.5 Ω visto por la salida de transmisión. Dado que el análisis es el mismo para cada rama, cada chip SERDES ve una carga de 100 Ω. Seis resistencias de 16,5 Ω son valores estándar de SMT al 1 %. Estas resistencias consumen muy poca corriente, por lo que se puede utilizar una resistencia SMT de cualquier tamaño.
diseño de placa de circuito
Se puede implementar un divisor en un diseño de placa de 2 o 4 capas. La parte importante es mantener un entorno de línea de transmisión diferencial de 100 Ω y un solo extremo de 50 Ω. Lo que hace que esto sea un poco más difícil es el hecho de que las señales deben cruzarse, por lo que al menos un par debe moverse de la capa superior a la capa inferior del tablero. En una placa de 4 capas, es más fácil mantener el control de la impedancia utilizando ambas capas internas como planos de referencia (GND) y las capas superior e inferior para las señales. Las vías requeridas para las rutas de la señal agregan poca inductancia y hacen que los pequeños cambios en la impedancia característica sean insignificantes.