Por Deepak Shankar, fundador y director ejecutivo de Mirabilis Design, y Ranjith KR, ingeniero sénior de aplicaciones en ELC Labs Pvt.Limitado.
La arquitectura del conjunto de instrucciones RISC-V tiene como objetivo aumentar la reutilización del software en diferentes aplicaciones y plataformas. Las plataformas modernas de sistema en chip (SoC) tienen docenas de arquitecturas de conjunto de instrucciones para cumplir con los requisitos del mercado. Estos incluyen aplicaciones, gráficos, imágenes, DSP de radio, audio, seguridad, administración de energía y procesadores de conjuntos de instrucciones propietarios. La arquitectura de instrucción de código abierto RISC-V proporciona una arquitectura de instrucción abierta y gratuita que aborda la mayoría de estos requisitos. El diseño de arquitecturas complejas requiere una plataforma de modelado a nivel de sistema con una biblioteca integral de buses, memorias y bloques de IP periféricos. En este entorno, se deben simular y analizar los requisitos no funcionales de energía, tiempo, programación y funcionalidad.
Los SoC modernos tienen variantes que se ejecutan a diferentes velocidades de reloj y combinaciones de aceleradores de hardware. La complejidad de estos SoC los hace imprecisos para probar usando técnicas de análisis y poco prácticos para verificar usando Verilog/VHDL. Las soluciones que utilizan lenguajes de programación requieren un esfuerzo significativo para desarrollar todos los bloques de IP necesarios e integrarlos en la plataforma. Un simulador de conjunto de instrucciones es útil para el desarrollo temprano de software. Sin embargo, los modelos son demasiado abstractos para proporcionar una visión realista del funcionamiento del sistema.
Un simulador gráfico de eventos discretos es una gran solución para explorar y validar arquitecturas SoC RISC-V. VisualSim Architect de Mirabilis Design es uno de esos paquetes de software que ofrece una gran biblioteca de componentes listos para usar que se pueden usar para ensamblar modelos de sistemas. Estos incluyen DDR3/4/5, LPDDR, Ethernet, RapidIO, PCIe, Fibre Channel, Cache, DMA, AMBA, NoC y otras 40 tecnologías. Herramientas como VisualSim se utilizan para simular SoC y sistemas para informática de alto rendimiento, multimedia, aviónica, automoción, redes e IoT. Una vez que el modelo se ensambla en VisualSim, los diseñadores pueden experimentar con la partición de hardware/software, la programación de tareas de software, la selección de topología, la asignación de recursos y la administración de energía. Usando modelos de simulación, las arquitecturas propuestas se miden cuantitativamente, se analizan y se prueban mediante regresión en lugar de conjeturas o sugerencias de diseños anteriores. Los modelos generados se simulan con una amplia gama de casos de uso, cargas de trabajo y topologías, combinaciones de periféricos, E/S, memoria y DMA. Multicore RISC-V se implementa en topologías de malla y NoC para diferentes actividades de destino. La falta de un conjunto fijo de aplicaciones al principio de la etapa de diseño hace que el rendimiento sea muy difícil de predecir. Para VisualSim, el software puede emular secuencias de instrucciones o valores de retardo. Estos se generan en función de las estadísticas del perfil.
Investigación arquitectónica de un SoC de supervisión utilizando VisualSim Architect
Arquitectura RISC-V
Este informe técnico examina un diseño informático de alto rendimiento que utiliza la arquitectura RISC-V de 16 núcleos. Para estudiar esta arquitectura, utilizamos el modelo de canalización híbrida de VisualSim del núcleo RISC-V. Los usuarios pueden definir configuraciones para iCache, dCache, L2 (externa o interna), barra transversal, L3 opcional y memoria externa. Puede enviar diferentes secuencias de instrucciones para simular el modelo y verificar el rendimiento de las arquitecturas candidatas. Puede cambiar los parámetros del modelo para elegir la estructura de memoria adecuada y mantener ocupada la canalización. El tamaño y la organización de la caché/memoria se prueban para detectar cuellos de botella durante la instrucción o la obtención previa de datos. El modelo de VisualSim identifica las estadísticas de bloqueo del sistema para los bloques de procesador. Se generó un modelo a nivel de sistema en dos clústeres de 8 núcleos parametrizados con múltiples clústeres en el NoC para investigar la mejora del rendimiento en diferentes configuraciones de núcleo.
Una consideración importante en las arquitecturas SoC modernas es el ahorro de energía significativo. La plataforma RISC-V propuesta demuestra un sistema de energía de extremo a extremo que abarca desde la generación, el almacenamiento (batería), el consumo y la gestión. El impacto energético se explora para diferentes algoritmos de gestión, tablas de enrutamiento, canales inalámbricos y tipos de batería.
El aspecto más importante del uso del diseño a nivel de sistema es la capacidad de ver la actividad externa hacia y desde el procesador y ajustar los aceleradores de hardware externo, los canales de memoria, las estructuras de bus, los anchos, las velocidades, etc., según sea necesario. El modelo brinda a los diseñadores información sobre la combinación de rendimiento y potencia del procesador para muchas aplicaciones de usuario conocidas y desconocidas. El análisis de comportamiento a nivel del sistema evalúa el rendimiento, la potencia y la corrección funcional. La combinación de los tres criterios analíticos es esencial para tomar decisiones arquitectónicas y proporciona visibilidad operativa de todo el sistema.
Las principales áreas de enfoque para la exploración y el análisis a nivel de sistema son:
- Nuevos diseños: los nuevos diseños de plataforma deben considerar las arquitecturas en términos de precio más bajo, rendimiento más alto y consumo de energía más bajo. Si los supuestos iniciales resultan ser incorrectos durante la implementación, habrá retrasos significativos en el cronograma del proyecto. Por ejemplo, si se crea un diseño RISC-V dual y el bus es demasiado lento o es necesario cambiar la jerarquía de la memoria, la entrega de video se ralentizará significativamente. Eche un vistazo a nuestros diseños internos recientes y compare las topologías de procesador dual RISC-V y ARM Cortex M4.
- Agregar nuevas aplicaciones a las plataformas existentes: las empresas de sistemas desean agregar nuevas aplicaciones utilizando software en plataformas de hardware existentes. A medida que se proponen nuevas aplicaciones, se utilizan modelos de simulación para evaluar rápidamente si la plataforma actual puede soportar cargas incrementales. Con base en esta investigación, los diseñadores pueden determinar qué partes de la aplicación requieren aceleración de hardware.
- Los estudios de diseño iniciales de rendimiento, potencia y funcionalidad validan nuevos conceptos de diseño innovadores. Además, la misma infraestructura se puede utilizar para la verificación a nivel del sistema y los materiales de marketing para las victorias en el diseño.
Evaluación de la eficiencia del procesador central RISC-V
Latencia del sensor a la memoria para datos de video de alto rendimiento
Latencia de tareas de software principal de RISC-V
Conclusión
RISC-V tiene el potencial de convertirse en una importante tecnología disruptiva en industrias que van desde la computación de alto rendimiento hasta IoT. Los modelos a nivel de sistema como VisualSim Architect para RISC-V permiten a los diseñadores seleccionar rápidamente configuraciones para las aplicaciones de destino. IP de modelado extensivo le permite construir cualquier tipo de SoC y sistema y probarlo con su aplicación de destino. Estos experimentos ayudan a crear SoC que cumplen y superan los requisitos de tiempo, minimizan el consumo de energía y cumplen con los factores de costo.