Una forma de explorar cómo el diseño de chips puede beneficiarse de la computación en la nube es observar los beneficios clave de la computación en la nube y proyectarlos al diseño de circuitos integrados. Lo obvio aquí es el poder de cómputo y el acceso bajo demanda al almacenamiento de datos en modo escalable.
Una forma de explorar cómo el diseño de chips puede beneficiarse de la computación en la nube es observar los beneficios clave de la computación en la nube y proyectarlos al diseño de circuitos integrados. Lo obvio aquí es el poder de cómputo y el acceso bajo demanda al almacenamiento de datos en modo escalable. Este es el modelo de negocio de capex a opex. Otra forma de mirar es ver cuáles son los principales desafíos que enfrentan los diseñadores de circuitos integrados y cómo puede ayudar la computación en la nube. Personalmente, creo que el segundo enfoque, si se maneja correctamente, proporciona una razón convincente para que la comunidad de diseño de chips adopte la nube. y hacer el mejor uso de ella.
No estoy aquí para abrir la caja de Pandora y entrometerme en los muchos desafíos que enfrentan los diseñadores de circuitos integrados. Proporciona suficiente contenido para otro artículo. Sin embargo, en términos generales, entre los muchos desafíos que enfrentan los ingenieros de diseño de circuitos integrados, uno clave es administrar la metodología de diseño, que tiene dos desafíos principales: (a) reducir el tiempo de respuesta y (b) desafíos de verificación. Contiene subtareas importantes. ¿Puede la nube manejar esto?
Veamos el primero, el tiempo de respuesta. No hace falta decir que este es uno de los productos básicos que se reducen como requisitos de los clientes, especialmente para chips en aplicaciones de consumo. La clave aquí es la eficiencia y la eficacia del flujo de diseño. Un punto para aclarar: el flujo de diseño aquí se refiere a marcos generales de flujo de diseño o metodologías de diseño de chips, no a potencia y tiempo de cómputo (aunque estos son importantes y pueden abordarse en la nube). Esto incluye temas como marcos de diseño, integración de herramientas EDA y modelos comerciales, y transferencia eficiente y segura de datos de diseño entre bases de datos.
El mayor desafío que vemos con los marcos de diseño de la nube es la viabilidad de flujos genéricos estandarizados o metodologías/plataformas de diseño comunes. ¿Tienen los clientes un incentivo para rediseñar sus metodologías existentes para aprovechar al máximo la nube? Esto significa que solo está aprovechando la potencia informática y el almacenamiento de la nube.
Proporcionar valor agregado a esta combinación de almacenamiento de energía es una plataforma de flujo de diseño perfecta para diseñadores de chips. Este podría ser un flujo estandarizado o un flujo genérico con la flexibilidad de incluir cambios basados en las necesidades del usuario. Así que es una réplica de lo que hacen los diseñadores en un entorno “sin nubes”. Un segundo desafío aquí es el uso de herramientas de múltiples puntos (tanto de herramientas de varios proveedores de EDA como herramientas y scripts internos, que a menudo utilizan diseñadores experimentados). Pocas personas hoy en día utilizan un único flujo de proveedores. Supongamos que tenemos varias nubes para abordar esto, cada una de las cuales ofrece herramientas EDA de un proveedor de EDA en particular. Esto implica mover datos entre nubes para ejecutar múltiples herramientas en la base de datos de diseño en varias etapas, lo que genera preocupaciones sobre el tamaño de los datos y su seguridad.
La posible solución a todo esto es un marco de GUI unificado que permita un flujo de diseño genérico sin problemas con múltiples herramientas de puntos y una fácil integración de varios ajustes en el flujo. Esto requiere la colaboración entre los proveedores de EDA, y ahí radica el tercer desafío. Cómo hacer que los proveedores de EDA trabajen juntos bajo un modelo comercial unificado y comercialmente viable. Además, es poco probable que los usuarios paguen por un menú completo de flujos de diseño integrado utilizando múltiples herramientas de múltiples proveedores (o incluso un solo proveedor de EDA). Pagan por las herramientas solo cuando las usan. La colaboración, las licencias y los modelos comerciales viables son clave.
El siguiente problema es la validación. Dado que la verificación representa casi el 60-70 % del tiempo total de diseño y su importancia aumenta, es la causa principal de las noches de insomnio para los diseñadores de circuitos integrados. – Las preocupaciones de validación incluyen el procesamiento de grandes cantidades de datos e incluso flujos altamente iterativos, requisitos de alta potencia de cómputo como un costo sostenible y la necesidad de ser escalable (diferente para diferentes tareas de validación). hardware requerido) y tiempo de cómputo bajo demanda ilimitado. Acceso y sincronización de bases de datos altamente simultáneos, integridad de datos (requiere control de versiones), procesamiento eficiente de trabajos por lotes e interactivos.
Además de administrar la metodología de diseño, algunos de los puntos conflictivos en la ruta de la nube del diseño de chips son la propiedad de la nube y, en segundo lugar, la seguridad, la integridad de los datos y las copias de seguridad. Creo que la propiedad de la nube es un componente clave de la seguridad del diseño de chips en la nube. Después de todo, si coloca el activo más valioso de su empresa (como una base de datos de diseño de chips) en la nube, definitivamente querrá saber quién es el propietario de esa nube. Esto se suma a mis preocupaciones habituales sobre la seguridad de los datos, las copias de seguridad y los aspectos relacionados.
Déjame ser claro. No estamos hablando de proveedores de infraestructura como Amazon aquí. Más bien, es el propietario del marco/base de datos en la nube. El marco aquí incluye los componentes del ecosistema de física existente (base de datos de diseño, herramientas EDA, interfaz de usuario, etc.) que están integrados juntos. Sin estos, la computación en la nube solo se encarga de las tareas de diseño de circuitos integrados individuales (como los requisitos de almacenamiento y potencia de procesamiento). Por sí solo, no aprovecha al máximo este poderoso cambio de paradigma empresarial, también conocido como computación en la nube.
La pregunta es, ¿quién posee la nube de diseño de chips? ¿Es una fundición (también conocida como “agregador de diseño natural”), un proveedor de EDA, una firma de diseño sin fábrica u otra entidad más? Me atrae un lugar.
En resumen, la computación en la nube en el diseño de chips representa un cambio de paradigma importante, preparado para brindar enormes beneficios al ecosistema de diseño. Sin embargo, para una adopción positiva por parte de la comunidad de diseño, las partes interesadas relevantes deben considerar de una manera holística, mucho más allá de la combinación de potencia informática escalable y económica y almacenamiento de datos. Y esto podría redefinir las metodologías de diseño de chips existentes.