Cómo leer la hoja de datos: sincronización lógica

En esta columna, veremos más de cerca cómo la temporización y el retardo afectan los circuitos lógicos. Como parte de esto, empiezo a mirar los diagramas de tiempo que se muestran en la hoja de datos.

Cuando estaba escribiendo mi última columna, me di cuenta de que me había olvidado de cubrir el aspecto de tiempo del diseño lógico. En realidad, no estoy hablando de temporización, aparte de mencionar el retraso de propagación y expresar mi opinión de que más rápido es mejor, así que echemos un vistazo más de cerca a cómo la temporización y el retraso afectan los circuitos lógicos.

Primero, volvamos a 74HC00 hoja de datos de Instrumentos de Texas (TI) Esto es lo que exploramos cuando discutimos la evolución de la lógica CMOS (como siempre, abra las hojas de datos a las que se hace referencia en estos artículos o imprímalas para facilitar su comprensión).

El retraso de propagación se puede encontrar en la página 6 de la hoja de datos, Sección 6.6 (Características de conmutación). La tabla enumera varios voltajes VCC (fuente de alimentación) diferentes, como se muestra a continuación.

Echemos un vistazo más de cerca a esta tabla. Hay una columna “PARÁMETRO” de la izquierda. Tiene dos artículos con la designación críptica t._PD y_tHablaremos de esto en un momento. A continuación, se muestra el área “CONDICIONES DE PRUEBA”. Este epígrafe se divide en tres secciones. Primero, describimos la especificación de cada parámetro de cifrado. Cada una de estas descripciones se subdivide luego en tres secciones con diferentes Vs._CC Voltaje. En la parte final de esta región, cada voltaje se divide en tres subsecciones con diferentes condiciones para cada voltaje.

El siguiente encabezado “MIN TYP MAX” muestra los valores mínimo, típico y máximo asociados con cada condición para cada voltaje para cada parámetro. Esto significa que hay 9 líneas por parámetro. Personalmente, no creo que esta sea la mejor manera de presentar esta información, ya que es fácil caer en la fila equivocada. La columna “UNIT” al final indica las unidades en las que se mide/muestra el parámetro. En este caso, todo se mide en nanosegundos (ns).

Para entender lo que estamos viendo, primero descifremos la designación críptica en la primera columna de la tabla. Desafortunadamente, el anillo decodificador secreto para esto no está incluido en esta hoja de datos. Sí. Afortunadamente, Informe de aplicación de TI SZZA036C“Comprensión e interpretación de las hojas de datos de lógica estándar” contiene información detallada sobre estas hojas de datos y cubre casi todas las abreviaturas.

Sección 4.9.2 (página 50) de este documento.lo aprendemos_PD representa el tiempo de retardo de propagación y se da JEDEC definición y TI definiciones. JEDEC es una asociación comercial independiente de ingeniería de semiconductores y un organismo de estándares que establece estándares para la industria electrónica. Entonces, si JEDEC define algo, es seguro que sucederá en otros lugares. Este parámetro también se define como el mayor de t._PHL (retardo de propagación de bajo a alto) o t_PLH (retardo de propagación alto a bajo).

Desafortunadamente, este documento establece que_t dientes. Dado el contexto, sospecho firmemente que significa “tiempo de transición”. Este es el tiempo que tarda la salida en pasar de bajo a alto (tiempo de subida, o t_r) o de mayor a menor (tiempo de caída, o t_pedo). Es un poco molesto que esto no esté definido en ninguna parte. Como pronto verá, esta hoja de datos parece haber sido “actualizada” recientemente (julio de 2016) y es posible que me haya perdido algunas cosas al hacerlo.

Diríjase a la Sección 7 de la hoja de datos y encontrará varios diagramas que muestran el circuito de carga y cómo medir el retraso de propagación y los tiempos de transición.

Diagrama de forma de onda de voltaje (fuente: hoja de datos de TI)

Mirando estos gráficos de forma de onda, podemos ver que la medición de tiempo se muestra como t._PLHt_PHLt_ry T_pedo, por lo que la convención de nomenclatura para esta hoja de datos no es consistente. No sé tú, pero creo que ser coherente con estas cosas realmente ayuda. No es de extrañar que la gente se confunda.

Mirando el diagrama de forma de onda, lo importante a notar es cómo se miden los diversos parámetros. Por ejemplo, el retardo de propagación t_PLH y_PHL t se mide en el punto 50% de la forma de onda._r y_pedo Medido entre 10% y 90%.

Para que quede más claro lo que está pasando, pondré los tiempos reales de propagación y transición en la forma de onda en lugar de los nombres genéricos. Este ejemplo utiliza el número máximo de SN74HC00 a 4,5 V.

Propagación real y tiempos de transición (Fuente: Elizabeth Simon)

Tenga en cuenta que solo se muestran las salidas “fuera de fase”. Dado que se trata de una puerta NAND, la salida de “modo común” no se aplica. Esto puede ser más fácil de leer y comprender porque contiene números reales, pero solo contiene el retardo máximo de la parte a un voltaje determinado. Si desea mostrar el retraso a diferentes voltajes, debe volver a dibujar la figura con diferentes valores. Es por eso que las hojas de datos generalmente muestran diagramas de tiempo “genéricos” con símbolos, mientras que los valores de retraso se muestran en tablas.

Incluso después de escribir la explicación anterior, estaba un poco molesto por la falta de información en la hoja de datos de TI, así que busqué otra hoja de datos para comparar. buena suerte, en semiconductores También hice 74HC00, así que lo revisé. esta hoja de datos por esa parte

La tabla de retraso de propagación en la página 3 se ve así:

Características de conmutación del 74HC00 (fuente: hoja de datos de ON Semiconductor)

Tenga en cuenta la descripción descriptiva de los parámetros. Estas explicaciones aclaran el significado de los símbolos. También me gusta cómo nos mencionan números relevantes. Hablando de eso, la forma de onda se muestra en la Figura 1 a continuación.

Forma de onda de voltaje (Fuente: hoja de datos de ON Semiconductor)

Los mismos símbolos se utilizan en las formas de onda como se muestra en la tabla, por lo que no debería tener que adivinar lo que significan. Por cierto, noté que la parte ON Semiconductor es en realidad un 74HC00A, que es un poco más rápido que la parte TI (sin la “A” al final). ser el mismo.

Ahora que sabe cómo leer tablas y diagramas de forma de onda, ¿qué hace con esta información?

Para esto, necesitamos un circuito para usar como ejemplo. Para simplificar, solo hemos visto compuertas NAND, por lo que usaremos solo compuertas NAND en el circuito.

En sus Puertas lógicas, Tablas de verdad y Mapas de Karnot, ¡Oh Dios mío! Después de mostrar la tabla, explicaré cómo generar el diagrama de tiempos.

Un circuito simple basado en una puerta NAND con una tabla de verdad (Fuente: Elizabeth Simon)

Comencemos dibujando el diagrama de tiempo como si no hubiera retrasos en la puerta, como se muestra a continuación.

Temporización de un circuito NAND sin demora (Fuente: Elizabeth Simon)

Para que esto sea más fácil de entender, este diagrama de tiempo usó el mismo patrón de 1 y 0 que se usa en la tabla de verdad. Esto facilita la comparación de diagramas de tiempos y tablas de verdad.

Ahora agreguemos un retraso de propagación. Para la señal X, esto es fácil. Dado que X depende solo de B, solo desplazamos X ligeramente con respecto a B.

Temporización de la señal X con retraso (Fuente: Elizabeth Simon)

En mi diagrama, uso flechas verdes para mostrar cómo las transiciones de B afectan las transiciones de X._PD Las líneas y flechas indican retrasos de propagación (que son los mismos t_PD está en la hoja de datos).Por lo general, solo incluyo la t_PD Una línea que indica retraso. También incluí el área gris al comienzo de la X. Esto se debe a que no sabemos qué es X antes de que haya pasado el primer retraso de propagación.

Para la señal Y, tanto A como X necesitan atención, como se muestra a continuación.

Temporización de la señal Y con retraso (Fuente: Elizabeth Simon)

El diagrama también usa flechas para mostrar cómo Y depende de A y X. Si sigues la flecha roja, verás que cuando A cambia, X aún no ha cambiado, por lo que Y tampoco ha cambiado. El siguiente conjunto de flechas verdes muestra que Y cambia cuando X cambia después de que A ya ha cambiado. De manera similar, el último conjunto de flechas verdes muestra que si X cambia nuevamente, también lo hace Y.

Entonces, en este caso, la salida esperada Y se retrasa por dos retrasos de propagación. Pero, ¿es eso siempre cierto en este circuito? Veamos otro diagrama de tiempo con las transiciones A y B reordenadas. En este caso, simplemente intercambiamos las señales A y B, como se muestra a continuación.

Momento de Y cuando se intercambian la transición A y la transición B (Fuente: Elizabeth Simon)

Como puede ver, en este caso, la salida Y se retrasa un retraso de propagación. Pero consideremos lo que sucede cuando usamos señales arbitrarias para A y B, como se muestra a continuación.

Temporización Y con señales A y B arbitrarias (Fuente: Elizabeth Simon)

Hay algunas cosas a tener en cuenta sobre este diagrama. Primero, la incertidumbre en Y al comienzo de la figura es de dos retrasos de propagación. Anteriormente, solo necesitábamos saber que A era bajo para determinar que Y era alto, pero si A era alto, también necesitábamos saber qué era X. La incertidumbre en X introduce incertidumbre adicional en Y.

Otro punto a tener en cuenta es que la transición de alto a bajo de Y está determinada por el flanco ascendente de X y, por lo tanto, se retrasa dos retrasos de propagación, mientras que la transición de bajo a alto está determinada por el flanco descendente de X. determinado por A, por lo que se retrasa en un retraso de propagación. Esto hace que el pulso Y bajo sea más corto de lo esperado.

De manera similar, puede imaginar una serie de señales en A y B donde el pulso bajo en Y es más largo de lo esperado. Esto nos lleva al siguiente circuito. Esta es una variación del ejemplo anterior con una sola entrada, como se muestra a continuación.

Circuito modificado para tener una entrada (Fuente: Elizabeth Simon)

Según la tabla de verdad, este es un circuito muy poco interesante. Sin embargo, sucede algo interesante cuando examinamos los diagramas de tiempo, como se muestra a continuación.

1 Diagrama de temporización del circuito de entrada (Fuente: Elizabeth Simon)

Noté cómo obtengo un pulso bajo cada vez que la entrada A pasa de 0 a 1, pero no cuando la transición es de 1 a 0. Este circuito se denomina “detector de flanco ascendente”. También puede hacer un circuito similar que detecte los bordes descendentes. Todos los circuitos integrados con entradas de reloj contienen dicho circuito.

Bueno, esta columna se ha alargado un poco, así que continuaré analizando el tiempo lógico en la siguiente columna. Como siempre, agradecemos sus preguntas y comentarios.