Los dispositivos de potencia de carburo de silicio han surgido como una tecnología prometedora debido al creciente interés en reducir el consumo de energía y operar en aplicaciones de alta frecuencia de conmutación. SiC también puede soportar altas temperaturas de funcionamiento, lo que lo convierte en un buen candidato para entornos industriales.disponibilidad de Dispositivo semiconductor de banda prohibida ancha permite a los ingenieros diseñar sistemas electrónicos de potencia que cumplan con los requisitos específicos de la aplicación.1 Junto con el SiC, el nitruro de galio también entra en la categoría de banda prohibida amplia. Los factores clave a considerar antes de diseñar un sistema de energía son el costo, la eficiencia, la densidad de energía, la complejidad y la confiabilidad.2
Los MOSFET de SiC suelen tener velocidades de conmutación rápidas y baja resistencia, lo que los hace más susceptibles a daños como resultado de eventos de cortocircuito.3 Un equipo de investigadores del Departamento de Ingeniería Eléctrica e Informática de la Universidad Tecnológica de Anhui presentó un modelo de falla para dispositivos de SiC en caso de cortocircuito de los MOSFET de SiC (MOSFET de SiC mejorados con canal N de Cree), dos dispositivos de potencia de uso común. . SiC JFET (generalmente en SiC JFET de Infineon).cuatro
Desarrollo de modelo de falla de transistor SiC en evento de corto circuito
En el artículo propuesto por Wang et al., este estudio muestra que la corriente de falla es mayor que la corriente nominal del dispositivo de potencia cuando ocurre un cortocircuito.Cinco Esto significa que la corriente de fuga contribuye a la corriente de falla y se utilizan simulaciones de tecnología de diseño asistido por computadora (TCAD) para verificar esto. Los componentes de corriente para SiC JFET y SiC MOSFET muestran la densidad de corriente del hueco para ambos transistores de SiC. Al analizar los archivos ejecutados, podemos concluir que la corriente del orificio de alta densidad fluye a través de la unión pn entre la región de deriva N y la región base P del transistor. “Las simulaciones TCAD también muestran que para los MOSFET de SiC, se acumula una alta concentración de portadores en la parte superior de la región JFET. Forma una corriente eléctrica”, explica el equipo.
Figura 1: Distribución de densidad de corriente de orificio de SiC JFET (izquierda) y SiC MOSFET (derecha) antes de la falla
Diagrama esquemático del modelo de falla de JFET de SiC y los MOSFET de SiC están diseñados teniendo en cuenta la introducción de corriente de fuga. La estructura dentro del cuadro punteado es parte del modelo de circuito convencional, con un componente de corriente adicional IDS_LK Conectado en paralelo con la corriente del canal ICH es la corriente de fuga de la unión pn entre la región de deriva N y la región base P del transistor. En este estudio, los investigadores señalan claramente que la corriente de fuga de puerta en los JFET de SiC no se considera cuando no hay polarización de voltaje en la puerta para encender el dispositivo.
Figura 2: Modelos de falla de JFET de SiC (izquierda) y MOSFET de SiC (derecha)
La ecuación para la corriente de fuga a través de una unión pn es la corriente de generación de calor Ielcorriente de avalancha Ipromediocorriente de difusión IdiferenciaSin embargo, para la corriente de fuga de óxido de puerta, se han propuesto varios métodos y el equipo considera la tunelización de Fowler-Nordheim (FN) y la emisión de Poole-Frenkel (PF).Entonces el yo actualFN y yoFP Se cree que contribuye a la corriente de fuga de óxido de puerta MOSFET SiC.
Figura 3: Verificación de los modelos de falla SiC JFET (izquierda) y SiC MOSFET (derecha).
La simulación de circuitos de MOSFET de SiC utiliza un modelo de nivel 1 de SPICE basado en el modelo físico de Shichman-Hodges para describir tres modos: regiones de corte, lineales y de saturación. Los JFET de SiC, por otro lado, utilizan el modelo físico de Shockley. Ya usado. Por lo general, en un evento de cortocircuito, los portadores de carga en el canal están sujetos a una mayor tensión de corriente y se calientan a una temperatura más alta que en condiciones normales de conmutación. Por lo tanto, un modelo de movilidad preciso para portadores de canal es importante para comprender el comportamiento de los portadores para el impacto del rendimiento de cortocircuito del transistor.
Verificación del modelo de falla
La verificación de los modelos de falla desarrollados para los JFET de SiC y los MOSFET de SiC se realiza en condiciones de falla de cortocircuito. La figura muestra una comparación de las corrientes de falla obtenidas del modelo y los resultados presentados en el documento.6,7 Los resultados muestran que a una tensión de 400 V CC, el JFET de SiC tiene un tiempo de fallo de cortocircuito (tSC) de 150 μs, y para un MOSFET de SiC por debajo de 600 V, una tensión de CC de 13 μs. (Nota del editor: la figura 3 muestra las referencias 24 y 25, que se consideran referencias 6 y 7 en este artículo).
“La movilidad del portador dependiente de la temperatura y la fuerza del campo eléctrico es necesaria para desarrollar un modelo de falla preciso para los dispositivos de energía de SiC”, dijo el equipo. “Además, al cambiar el modo de combinación de los tres componentes actuales de I,DS_LKpuede lograr resultados concluyentes.JU Determina si el modelo que desarrolla puede simular la falla del dispositivo. Como tal, la corriente generada por el calor durante el cortocircuito domina decisivamente los efectos de la falla. “
FIGURA 4: ESQUEMA DE COMPARACIÓN DE RENDIMIENTO PARA UN EVENTO DE CORTOCIRCUITO
La verificación en condiciones de falla de cortocircuito se muestra en el esquema para Vcorriente continua como la tensión del enlace de CC RS. Como la resistencia parásita del bucle del circuito, RGRAMO. Sea la resistencia de puerta y el DUT el dispositivo (SiC JFET o SiC MOSFET). El diagrama muestra dos modos de falla. La curva roja es el primer modo de falla y la curva azul es el segundo modo de falla. Algunos de los parámetros señalados son que el tiempo de falla de los JFET de SiC es mucho más largo que el de los MOSFET de SiC, y la corriente de saturación de los JFET de SiC es menor que la de los MOSFET de SIC. La razón de estos cambios es el coeficiente de movilidad del portador dependiente de la temperatura.
Figura 5: Dos modos de falla para SiC JFET (izquierda) y SiC MOSFET (derecha)
“Para fallas inmediatas, los JFET de SiC exhiben una mejor capacidad de cortocircuito que los MOSFET de SiC, y tanto el tiempo de falla como la energía de falla crítica de los JFET de SiC son más altos que los MOSFET de SiC”, concluye el equipo. “Para fallas retardadas, el tiempo de falla del JFET de SiC es mucho más largo que el del MOSFET de SiC cuando el voltaje del enlace de CC es bajo. Parece pequeño”.
de trabajo de investigación se publicó en el primer taller de 2018 sobre dispositivos y aplicaciones de potencia de banda prohibida amplia en Asia (WiPDA Asia) y está disponible en condiciones de acceso cerrado.