Las ofertas incluyen IP de validación, transacciones sintetizables e IP de aserción.
Tecnología SmartDVes una opción probada y confiable para el diseño y la verificación de la propiedad intelectual (IP), que amplía el soporte del protocolo Arm AMBA con la disponibilidad de soluciones IP de verificación para los protocolos AMBA CHI, CXS y LPI.
El anuncio de hoy destaca el compromiso de SmartDV con la comunidad de desarrolladores de Arm con una cartera ya amplia de las primeras soluciones de protocolo de bus AMBA. AMBA CHI, CXS, LPI Protocol Verification IP, Assertion IP y SimXL, transactores sintetizables para acelerar las pruebas de sistema en chip (SoC) a nivel de sistema en emuladores de hardware o plataformas de creación de prototipos Field Programmable Gate Array (FPGA) ya están disponibles.
“Los protocolos Arm AMBA, incluidos CHI, CXS y LPI, continúan siendo componentes clave de los SoC multiprocesador de alto rendimiento”, dijo Deepak Kumar Tara, director general de SmartDV. “Los ingenieros de verificación necesitan soluciones IP de verificación de alta calidad para conectar y administrar los bloques funcionales del SoC, como procesadores coherentes, interconexiones de alto rendimiento, comunicaciones punto a punto y manejo de funciones de energía y reloj. SmartDV satisface esta necesidad, lo que permite a los ingenieros de verificación verificar y depurar sus diseños de forma más rápida, sencilla y eficaz”.
La exclusiva tecnología basada en compilador automático de SmartDV permite la entrega rápida de productos que cumplen con las especificaciones de protocolo estándar para aplicaciones nuevas y en evolución. Las soluciones IP de verificación de la compañía se utilizan en todo el flujo de verificación de diseño de chips basado en cobertura en entornos de simulación, emulación, creación de prototipos de FPGA y verificación formal.
Todas las IP de verificación de SmartDV AMBA incluyen una biblioteca de modelos funcionales de bus (BFM) configurables, monitores de protocolo y comprobaciones de protocolo integradas. Admiten todos los principales lenguajes y metodologías de verificación, incluida la Metodología de verificación abierta (OVM), la Metodología de verificación universal (UVM) y SystemC.
La cartera de SmartDV Verification IP ya está disponible y cuenta con el respaldo de un experimentado equipo de I+D responsable de la instalación de cada usuario de forma individual. Los precios están disponibles bajo petición. Para solicitar una hoja de datos o más información por correo electrónico, envíela a [email protected].
SmartDV es una exposición virtual. 57.a Conferencia de Automatización del Diseño (DAC) El Virtual Expo Hall estará abierto de lunes a miércoles, del 20 al 22 de julio, de 10:30 a. m. a 1:30 p. m. PDT con horas de chat en vivo.