Los ADS412x/4x son una familia de convertidores de analógico a digital (ADC) de 12 bits/14 bits con frecuencias de muestreo de hasta 250 MSPS. Estos dispositivos utilizan técnicas de diseño innovadoras para lograr un consumo de energía extremadamente bajo con un suministro de 1,8 V y al mismo tiempo lograr un alto rendimiento dinámico. Este dispositivo es ideal para aplicaciones de comunicaciones de gran ancho de banda y multiportadora.
12/14 bits, 160/250 MSPS, ADC de potencia ultrabaja
Los ADS412x/4x son una familia de convertidores de analógico a digital (ADC) de 12 bits/14 bits con frecuencias de muestreo de hasta 250 MSPS. Estos dispositivos utilizan técnicas de diseño innovadoras para lograr un consumo de energía extremadamente bajo con un suministro de 1,8 V y al mismo tiempo lograr un alto rendimiento dinámico. Este dispositivo es ideal para aplicaciones de comunicaciones de gran ancho de banda y multiportadora.
El ADS412x/4x tiene opciones de ganancia fina que se pueden usar para mejorar el rendimiento de SFDR en rangos de entrada de escala completa más bajos, especialmente en frecuencias de entrada altas. Incluyen un bucle de corrección de compensación de CC que se puede usar para cancelar las compensaciones de ADC. A tasas de muestreo más bajas, el ADC funciona automáticamente a potencia reducida sin comprometer el rendimiento.
Los ADS412x/4x vienen en un paquete compacto QFN-48 y se especifican en el rango de temperatura industrial (-40 °C a +85 °C).
característica
- Tasa de muestreo máxima: 250MSPS
- Energía ultrabaja con suministro único de 1,8 V:
- Potencia total de 201 mW a 160 MSPS
- Potencia total de 265 mW a 250 MSPS
- Alto rendimiento dinámico:
- S/N: 70,6 dBFS a 170 MHz
- SFDR: 84dBc a 170MHz
- Escalado dinámico de potencia con frecuencia de muestreo
- Interfaz de salida:
- Velocidad de datos doble (DDR) LVDS con oscilación y fuerza programables
- Columpio estándar: 350mV
- Columpio bajo: 200mV
- Resistencia predeterminada: terminación de 100 Ω
- El doble de fuerte: terminación de 50 Ω
- Velocidad de datos doble (DDR) LVDS con oscilación y fuerza programables
- También es compatible con la interfaz CMOS paralela de 1,8 V
- Ganancia programable de hasta 6dB considerando el compromiso SNR/SFDR
- Corrección de compensación de CC
- Admite amplitudes de reloj de entrada bajas de hasta 200 mVPP
- Paquete: QFN-48 (7 mm x 7 mm)