Altera Corporation anuncia el lanzamiento de la versión 12.1 del software Quartus® II, la suite de diseño número 1 de la industria para el rendimiento y la productividad de los diseños CPLD, FPGA, SoC FPGA y HardCopy® ASIC. La última versión continúa con el diseño de alto nivel del software Quartus II al continuar simplificando las tareas tradicionales de desarrollo de hardware y permitiendo a los usuarios maximizar su productividad mientras se benefician de una amplia gama de funciones de vanguardia en los dispositivos Altera.
Altera Corporation anuncia el lanzamiento de la versión 12.1 del software Quartus® II, la suite de diseño número 1 de la industria para el rendimiento y la productividad de los diseños CPLD, FPGA, SoC FPGA y HardCopy® ASIC. La última versión continúa con el diseño de alto nivel del software Quartus II al continuar simplificando las tareas tradicionales de desarrollo de hardware y permitiendo a los usuarios maximizar su productividad mientras se benefician de una amplia gama de funciones de vanguardia en los dispositivos Altera. La versión 12.1 del software Quartus II incluye un SDK para OpenCL™ y mejora las herramientas de integración del sistema Qsys y el entorno de diseño basado en modelos DSP Builder para mejorar la compatibilidad con flujos de diseño de alto nivel. La última versión del software también incluye varias mejoras, como el flujo de diseño de reconfiguración parcial, nuevos núcleos de propiedad intelectual (IP), soporte ampliado para FPGA de 28 nm y SoC FPGA. Estas mejoras permiten a los clientes diseñar, implementar y comercializar rápidamente los dispositivos Altera®.
Acelere el desarrollo de sistemas con herramientas de diseño avanzadas
Las herramientas de diseño de alto nivel de Altera incluyen sistemas de entrada de diseño basados en C, basados en IP y basados en modelos a nivel de sistema. Estas herramientas respaldan y simplifican el desarrollo de los sistemas programables avanzados de la actualidad, incluidos los núcleos de CPU, los bloques de procesamiento de señales digitales (DSP) y varios subsistemas de IP. La adición del SDK para OpenCL permite a los desarrolladores y programadores de sistemas expertos en C desarrollar rápida y fácilmente aplicaciones basadas en FPGA de alto rendimiento y bajo consumo de energía utilizando un lenguaje de programación abierto de alto nivel. El SDK para OpenCL reduce la complejidad del diseño de hardware y permite a los programadores de software expertos en C apuntar a FPGA.
Las mejoras en la integración del sistema Qsys de Altera y las herramientas DSP Builder brindan a los usuarios beneficios adicionales en la productividad del diseño y el rendimiento del sistema. Qsys presenta soporte extendido para los protocolos ARM® AXI3 y AXI4 estándar de la industria, y DSP Builder ofrece soporte extendido para siete precisiones de punto flotante diferentes, incluido el soporte para IEEE 754 de precisión media, simple y doble. Simplificando aún más el diseño del sistema, la última versión del software Quartus II incluye un núcleo IP 100G Interlaken que permite transferencias de paquetes de chip a chip de alta velocidad y un nuevo núcleo IP Video Trace Monitor para aplicaciones de procesamiento de video.
“A medida que los FPGA continúan integrando funciones adicionales a través de la convergencia de silicio, las herramientas de desarrollo de Altera pueden mejorar drásticamente la productividad del diseñador al ofrecer niveles más altos de abstracción de diseño como OpenCL”, dijo Alex Grbic, director de marketing de software, DSP e IP de Altera. “Altera continúa estando a la vanguardia en el suministro de herramientas de desarrollo e IP líderes en la industria, brindando a nuestros clientes el camino más rápido desde la idea hasta la implementación del sistema”.
La versión 12.1 del software Quartus II incluye la primera versión de producción del nuevo flujo de diseño de reconfiguración parcial de Altera para las FPGA Stratix® V. La reconfiguración parcial le brinda la flexibilidad de cambiar la funcionalidad central de su dispositivo sobre la marcha mientras se ejecuta el resto del diseño de su FPGA. Los diseñadores pueden almacenar varias funciones en la memoria externa y cargarlas en la FPGA según sea necesario, lo que ayuda a los clientes a reducir el tamaño de la FPGA utilizada en sus sistemas, ahorrando espacio en la placa y reduciendo el consumo de energía.
La versión 12.1 del software Quartus II también incluye varias mejoras adicionales, incluida la compatibilidad con nuevos dispositivos. Esta versión es compatible con varias FPGA y FPGA SoC Stratix V, Arria® Van y Cyclone® V de 28 nm, incluida la compatibilidad total con las FPGA Arria V GZ. Para ver una lista de todas las funciones nuevas de esta versión de software, visite www.altera.com/whatsnew.
precio y disponibilidad
Tanto la suscripción como las versiones web gratuitas del software Quartus II v12.1 ya están disponibles para su descarga. El programa de suscripción de software de Altera simplifica la adquisición del software de diseño de Altera al consolidar el producto de software y las tarifas de mantenimiento en un solo pago de suscripción anual. Los suscriptores reciben licencias completas para el software Quartus II, ModelSim®-Altera Starter Edition e IP Base Suite, que incluye 15 de los núcleos IP (DSP y memoria) más populares de Altera. Una suscripción de software anual cuesta $ 2995 por una licencia de PC con bloqueo de nodo y se puede comprar en la tienda electrónica de Altera. El SDK para OpenCL ya está disponible para los clientes a través de un programa de acceso anticipado. Comuníquese con su representante de ventas local de Altera en http://www.altera.com/corporate/contact/sales/worldwide/con-sales-ww.jsp.