STMicroelectronics y CMP (Circuits Multi Projects®) para crear un prototipo del proceso CMOS H9A de ST (nodo de litografía de 130 nm) para paneles grandes de dispositivos analógicos y digitales para universidades, laboratorios y empresas de diseño a través de Silicon Brokers anunció que estaba disponible en Servicios prestados por CMP. La difusión de las obleas de silicio tiene lugar en la fábrica de ST en Rousset, cerca de Aix-en-Provence (Francia). ST lanzará esta tecnología de proceso a terceros como un servicio de fundición para plataformas analógicas establecidas y nuevos desarrollos de aplicaciones de More than Moore, como recolección de energía, inteligencia autónoma y sistemas integrados de automatización del hogar.STMicroelectronics y CMP (Circuits Multi Projects®) para crear un prototipo del proceso CMOS H9A de ST (nodo de litografía de 130 nm) para paneles grandes de dispositivos analógicos y digitales para universidades, laboratorios y empresas de diseño a través de Silicon Brokers anunció que estaba disponible en Servicios prestados por CMP. La difusión de las obleas de silicio tiene lugar en la fábrica de ST en Rousset, cerca de Aix-en-Provence (Francia). ST lanzará esta tecnología de proceso a terceros como un servicio de fundición para plataformas analógicas establecidas y nuevos desarrollos de aplicaciones de More than Moore, como recolección de energía, inteligencia autónoma y sistemas integrados de automatización del hogar.
La introducción del proceso H9A de ST (y su derivado H9A_EH) en el catálogo de CMP ha permitido a universidades y empresas de diseño desarrollar generaciones anteriores y de vanguardia, como CMOS de 28nm, 45nm (introducido en 2008) y 65nm (introducido en 2008). en una colaboración exitosa que hizo que CMOS fuera accesible. 90nm (introducido en 2004) y 130nm (introducido en 2003) a través del sitio ST de Crolles. Los clientes de CMP también tienen acceso a los procesos FD-SOI de 28 nm, SOI de 65 nm, SOI de 130 nm (silicio sobre aislante) y SiGe de 130 nm de STMicroelectronics. Más de 200 universidades y empresas han recibido reglas de diseño y kits de diseño para procesos ST 65nm bulk y SOI CMOS. Desde que CMP comenzó a ofrecer tecnología a granel ST 28nm CMOS en 2011, casi 100 universidades y empresas de microelectrónica han recibido reglas de diseño y kits de diseño, y ya se han fabricado más de 30 circuitos integrados (IC). Desde la introducción de CMP de 28nm FD-SOI, más de 30 universidades y empresas de microelectrónica han recibido reglas de diseño y kits de diseño.
“Existe un gran interés en el diseño de circuitos integrados utilizando estos procesos, con cerca de 300 proyectos diseñados a 90nm (que se eliminaron gradualmente en 2009) y más de 350 proyectos ya a 65nm a granel. Ha sido diseñado con”, dijo el director de CMP, Bernard Courtois. “Además, ya se han diseñado más de 60 proyectos en SOI de 65 nm, y muchas universidades líderes en Europa, EE. UU./Canadá y Asia ya están aprovechando la colaboración de CMP y ST”.
Los servicios de obleas multiproyecto de CMP brindan a las organizaciones acceso a pequeñas cantidades (generalmente de decenas a miles de unidades) de circuitos integrados avanzados. Las reglas de diseño y los kits de diseño de H9A ya están disponibles para universidades y empresas de microelectrónica, y las solicitudes iniciales ya han sido respondidas. La primera donación está prevista para septiembre de 2013.
ST propondrá dispositivos ULP/ULQC (ultra-low power, ultra-low quiescent current) en la próxima generación de kits de diseño (DK). Esto se debe a la necesidad de una baja utilización de la fuente de energía y sistemas inteligentes autónomos de larga duración. Una de las fábricas de obleas de 200 mm más avanzadas del mundo, el sitio Rousset de ST ofrece tecnología diseñada para un bajo consumo de energía y ciclos de trabajo lentos, atrayendo contribuciones innovadoras y colaboraciones del entorno de investigación académica. Una base excelente. También proporcionaremos características adicionales en un futuro próximo. , otorgando compatibilidad con los DK y procesos actuales, independientemente de la evolución tecnológica, para mantener una oferta estable y permitir que las universidades y empresas de diseño interesadas hagan planes a mediano y largo plazo.
El coste del proceso CMOS H9A se fijó en 2200 euros/mm².