Altera Corporation anuncia soporte ampliado para Arria® 10 FPGA y SoC, el único dispositivo FPGA de la industria con un bloque DSP de punto flotante mejorado y el único SoC FPGA de 20 nm de la industria con un procesador ARM integrado, Quartus® II. Anuncio del lanzamiento del software v14. 1. La última versión de software de Altera brinda soporte inmediato para bloques DSP de punto flotante mejorados integrados en Arria 10 FPGA y SoC. Los usuarios pueden elegir entre tres flujos de entrada de diseño DSP únicos para lograr un rendimiento DSP líder en la industria de hasta 1,5 TFLOPS. El software también incluye varias optimizaciones que mejoran la productividad del diseñador al reducir el tiempo de diseño para los SoC y FPGA Arria 10.Altera Corporation anuncia soporte ampliado para Arria® 10 FPGA y SoC, el único dispositivo FPGA de la industria con un bloque DSP de punto flotante mejorado y el único SoC FPGA de 20 nm de la industria con un procesador ARM integrado, Quartus® II. Anuncio del lanzamiento del software v14. 1. La última versión de software de Altera brinda soporte inmediato para bloques DSP de punto flotante mejorados integrados en Arria 10 FPGA y SoC. Los usuarios pueden elegir entre tres flujos de entrada de diseño DSP únicos para lograr un rendimiento DSP líder en la industria de hasta 1,5 TFLOPS. El software también incluye varias optimizaciones que mejoran la productividad del diseñador al reducir el tiempo de diseño para los SoC y FPGA Arria 10.
Los bloques DSP de punto flotante que cumplen con IEEE 754 integrados en los FPGA y SoC Arria 10 ofrecen niveles incomparables de rendimiento DSP, productividad del diseñador y eficiencia lógica. El software Quartus II v14.1 ofrece un flujo de herramientas avanzado con múltiples opciones de entrada de diseño dirigidas a bloques DSP de punto flotante endurecidos, lo que permite a los usuarios realizar una variedad de tareas computacionales en áreas como alto rendimiento. aplicaciones Informática (HPC), Radar, Imágenes Médicas. Estos flujos de diseño incluyen OpenCL para programadores de software, DSP Builder para diseñadores basados en modelos y flujos de lenguaje de descripción de hardware (HDL) para diseñadores de FPGA tradicionales. A diferencia de las implementaciones blandas, el bloque DSP de punto flotante endurecido no consume recursos lógicos valiosos para las operaciones de punto flotante.
*Las funciones adicionales del software Quartus II v14.1 incluyen:*
* Herramienta Enhanced Design Space Explorer II (DSE II) para un cierre de tiempo más rápido. Proporcione a los usuarios información sobre el estado y los informes en tiempo real. Estos datos se pueden usar para comparaciones en paralelo de múltiples compilaciones producidas simultáneamente en una granja de cómputo.
* Catálogo de IP centralizado y optimizado e interfaz gráfica de usuario (GUI) mejorada para mantener toda su IP personalizada en un solo lugar y fácil de encontrar.
* Soporte agregado para los nuevos FPGA MAX® 10 no volátiles de Altera. Ofrece capacidades de procesamiento integrado, analógico y flash de configuración dual en un dispositivo lógico programable instantáneo, de bajo costo y factor de forma pequeño.
* La herramienta mejorada de análisis de enlace serie JNEye simplifica aún más el diseño y la planificación a nivel de placa. La herramienta JNEye puede funcionar con modelos de silicio Arria 10 para simular modelos de líneas de transmisión y estimar la pérdida de inserción y los parámetros de diafonía para los diseños Arria 10.